

Projeto de Máquinas de Estados em VHDL

Experimento #6

PCS3335 - Laboratório Digital A 02/06/2022

Natanael Magalhães Cardoso, 8914122 Renato Naves Fleury, 11805269

Professor: Glauber de Bona

Turma: 10
Bancada: B3



Universidade de São Paulo

Escola Politécnica

Departamento de Eng. de Computação e Sistemas Digitais



UNIVERSIDADE DE SÃO PAULO ESCOLA POLITÉCNICA



Departamento de Eng. de Computação e Sistemas Digitais

Projeto de Máquinas de Estados em VHDL

Natanael Magalhães Cardoso, Renato Naves Fleury

1. Introdução

O VHDL é uma linguagem de descrição de hardware. Com ela é possível descrever e simular circuitos digitais dos mais diversos sem a necessidade de se montar o circuito e testá-lo a cada alteração na descrição. Nesse experimento, será realizado um projeto simples utilizadno o VHDL.


2. OBJETIVOS

O objetivo deste experimento é modificar o projeto anterior de controle de vagas de estacionamento adicionando contagem de veículos pertencentes a idosos e implementá-lo usando a divisão em fluxo de dados e unidade de controle.

3. PLANEJAMENTO

3.1. FLUXO DE DADOS

3.1.1 Diagrama de blocos




■ Figura 1: Diagrama de blocos do Fluxo de Dados

A Fig. 1 mostra o Diagrama de Blocos gerado a partir da descrição em VHDL do fluxos de dados (1).

3.1.2 Carta dos Tempos

A partir da simulação, foi possível gerar a carta de tempos para o componente fluxo de dados, que é mostrada na Fig. 2. Nela é testada se o contador dá prioridade ao contador idoso. Também é notado que o contador não para no limite de vagas, pois este comportamento é controlado pela unidade de controle.



■ Figura 2: Carta de tempos do Fluxo de Dados

3.2. UNIDADE DE CONTROLE

3.2.1 Diagrama de blocos

A Fig. 3 mostra o Diagrama de Blocos gerado a partir da descrição em VHDL do fluxos de dados (2).




Figura 3: Diagrama de blocos da Unidade de Controle

3.2.2 Diagrama de estados

A Fig. 4 mostra o diagrama de estados para a Máquina de Estados implementada na Unidade de Controle. Ela possui dois estados: "CHEIO" e "COUNT", sendo que o terceiro estado foi colocado apenas por restrições da ferramenta Quartus.




Figura 4: Diagrama de estados da Unidade de Controle

3.2.3 Carta dos Tempos

A partir da simulação, foi possível gerar a carta de tempos para o componente unidade de controle, que é mostrada na Fig. 5. Nela são testados os sinais de controle gerados a partir dos estímulos externos para controlar o componente fluxo de dados.




Figura 5: Carta de tempos da Unidade de Controle

4. RESULTADOS

Foi implementada descrição em VHDL do circuito completo, que inclui os componentes *Fluxo de Dados* e *Unidade de Controle*. A Fig. 6 mostra a carta de tempos deste circuito completo.




Figura 6: Carta de tempos do circuito completo

Após a implementação da descrição, o circuito foi implantado em uma placa FPGA. A Tabela 1 mostra os valores esperados para cada teste. Todas as respostas do circuito implantado foram condizentes com a tabela de testes.

■ Tabela 1: Tabela de testes do circuito completo

Entradas							Saídas		
clk	zera	vagas	conta	direcao	conta (i)	direcao (i)	contagem	contagem (i)	cheio
×	1	×	×	×	×	×	000	000	0
\uparrow	0	110	1	1	0	0	001	000	0
\uparrow	0	110	1	1	0	0	010	000	0
\uparrow	0	110	1	1	0	0	011	000	0
\uparrow	0	110	0	0	1	1	100	001	0
\uparrow	0	110	0	0	1	1	101	010	0
\uparrow	0	110	1	1	0	0	110	010	1
\uparrow	0	110	1	0	0	0	110	010	1
\uparrow	0	110	1	0	0	0	101	000	0
\uparrow	0	110	1	0	0	0	100	000	0
\uparrow	0	110	1	0	0	0	011	000	0
†	0	110	1	0	0	0	010	000	0
\uparrow	0	110	0	0	1	0	001	001	0
<u></u>	0	110	0	0	1	0	000	000	0

5. CONCLUSÃO

Um circuito digital para controle de vagas de estacionamento com contagem separada de idosos foi implementado em VHDL e implantado em uma placa FPGA com todas as saídas desse circuito coerentes com os resultados de simulação.

APÊNDICE

A. DESCRIÇÕES DOS CIRCUITOS

Descrições comentadas dos circuitos comparador e contador em VHDL

Listing 1: Descrição do Fluxo de Dados


```
library IEEE;
  use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
  entity fluxo_dados is
     port(
       clock, zera: in std_logic;
       vagas: in std_logic_vector(3 downto 0);
       conta vagas, direcao vagas: in std_logic;
       conta_idoso, direcao_idoso: in std_logic;
       contagem_vagas, contagem_idoso: out std_logic_vector(3 downto 0);
11
       cheio: out std_logic
12
     );
13
  end fluxo_dados;
15
  architecture fluxo_dados_arch of fluxo_dados is
16
     component contador is
17
       port(
18
         clock, zera, conta, direcao: in std_logic;
         contagem: out std_logic_vector(3 downto 0)
       );
21
     end component;
22
23
     component contador_idoso is
24
       port(
25
         clock, zera, conta, direcao: in std_logic;
         contagem: out std_logic_vector(3 downto 0);
         conta_out, direcao_out: out std_logic
28
       );
29
     end component;
30
     component sinalizador is
32
       port(
33
```

```
vagas, contagem: in std_logic_vector(3 downto 0);
34
         cheio: out std_logic
35
       );
36
     end component;
37
38
     signal qtd_vagas, qtd_idoso: std_logic_vector(3 downto 0);
39
     signal c_idoso, d_idoso, c_vagas, d_vagas: std_logic;
40
   begin
41
     contagem vagas <= qtd vagas;</pre>
42
     contagem idoso <= qtd idoso;</pre>
43
     c_vagas <= conta_vagas or c_idoso;</pre>
44
     d_vagas <= direcao_vagas or d_idoso;</pre>
45
     contador_vagas: contador port map(
47
       clock => clock,
48
       zera => zera,
49
       conta => c_vagas,
50
       direcao => d_vagas,
51
       contagem => qtd vagas
52
     );
53
54
     contador_idosos: contador_idoso port map(
55
       clock => clock,
       zera => zera,
       conta => conta idoso,
       direcao => direcao idoso,
59
       contagem => qtd_idoso,
60
       conta_out => c_idoso,
61
       direcao_out => d_idoso
62
     );
63
64
     sinalizador_vagas: sinalizador port map(
65
       vagas => vagas,
66
       contagem => qtd_vagas,
       cheio => cheio
     );
   end fluxo_dados_arch;
70
```

Listing 2: Descrição da Unidade de Controle

```
library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity unidade_controle is
     port(
       clock, zera, is_cheio: in std_logic;
       conta, dir, conta_idoso, dir_idoso: in std_logic;
       c_conta, c_dir, c_conta_idoso, c_dir_idoso: out std_logic
     );
10
   end unidade_controle;
12
13
   architecture unidade_controle_arch of unidade_controle is
14
     type estado_t is (COUNT, CHEIO, IDLE);
15
     signal estado prox, estado atual: estado t;
     signal saida: std_logic_vector(3 downto 0);
17
   begin
18
     sincrono: process(clock, zera, estado prox)
19
     begin
20
       if zera='1' then
21
         estado_atual <= COUNT;</pre>
22
       elsif clock'event and clock='1' then
23
         estado_atual <= estado_prox;</pre>
24
       end if;
25
     end process;
26
     circ_prox_estado: process(estado atual, conta, dir, conta idoso, dir idoso,
        is_cheio)
     begin
29
       case estado_atual is
30
         when CHEIO =>
31
           if conta idoso='1' and dir idoso='0' then
             estado prox <= COUNT;</pre>
33
             saida <= "0010";
34
           elsif conta='1' and dir='0' then
35
             estado_prox <= COUNT;</pre>
             saida <= "1000";
           else
```

```
estado_prox <= CHEIO;</pre>
               saida <= "0000";</pre>
             end if;
          when COUNT =>
42
             if is_cheio='1' then
43
                estado_prox <= CHEIO;</pre>
               saida <= "0000";</pre>
             elsif conta idoso='1' and dir idoso='1' then
               estado prox <= COUNT;</pre>
               saida <= "0011";</pre>
48
             elsif conta_idoso='1' and dir_idoso='0' then
               estado_prox <= COUNT;</pre>
               saida <= "0010";</pre>
             elsif conta='1' and dir='1' then
                estado_prox <= COUNT;</pre>
53
               saida <= "1100";</pre>
54
             elsif conta='1' and dir='0' then
               estado prox <= COUNT;</pre>
               saida <= "1000";</pre>
             else
               estado_prox <= COUNT;</pre>
               saida <= "0000";
60
             end if;
          when IDLE =>
             estado_prox <= IDLE;</pre>
             saida <= "0000";</pre>
           end case;
65
      end process;
66
      c_conta <= saida(3);</pre>
      c_dir <= saida(2);</pre>
      c_conta_idoso <= saida(1);</pre>
70
      c_dir_idoso <= saida(0);</pre>
71
   end unidade_controle_arch;
72
```



Universidade de São Paulo

Escola Politécnica

Departamento de Eng. de Computação e Sistemas Digitais