

# Projeto de Circuitos Digitais em VHDL

# Experimento #5

PCS3335 - Laboratório Digital A 26/05/2022

Natanael Magalhães Cardoso, 8914122 Renato Naves Fleury, 11805269

Professor: Glauber de Bona

Turma: 10 Bancada: B3



# Universidade de São Paulo

Escola Politécnica

Departamento de Eng. de Computação e Sistemas Digitais



# UNIVERSIDADE DE SÃO PAULO ESCOLA POLITÉCNICA



Departamento de Eng. de Computação e Sistemas Digitais

# Projeto de Circuitos Digitais em VHDL

Natanael Magalhães Cardoso, Renato Naves Fleury

## 1. INTRODUÇÃO

O VHDL é uma linguagem de descrição de hardware. Com ela é possível descrever e simular circuitos digitais dos mais diversos sem a necessidade de se montar o circuito e testá-lo a cada alteração na descrição. Nesse experimento, será realizado um projeto simples utilizadno o VHDL.

#### 2. OBJETIVOS

O objetivo deste experimento é desenvolver o projeto de um comparador, um contador direcional e outro bidirecional usando VHDL sob o paradígma comportamental e usar os componentes menores para desenvolver um projeto de controle de vagas de estacionamento usando VHDL sob o paradígma estrutural.

# 3. PLANEJAMENTO

#### 3.1. Comparador e Contador em VHDL

## 3.1.1 Implementação

Os cirucitos forma implementados em VHDL usando o paradigma comportamental. A descrição comentada do circuito comparador está disposta na Listagem 4 e a descrição do circuito contador está na Listagem 5 no Apêndice A.

## 3.1.2 Simulação

As cartas dos tempos do circuito comparador e comparador estão dispostas nas Figs. 1 e 2, respectivamente.




Figura 1: Carta dos tempos para o circuito comparador




Figura 2: Carta dos tempos para o circuito contador

#### 3.1.3 Contador Bidirecional

Foi adicionado um novo sinal de entrada denominado "direção", que controla o comportamento da contagem. A contagem é crescente caso esse sinal seja alto e descrescente caso contrário. Com essa modificação foi implementado um circuito contador bidirecional UP/ $\overline{DOWN}$ . A Listagem 6 mostra a descrição deste circuito e a Fig. 3 mostra a carta dos tempos.




Figura 3: Carta dos tempos do circuito contador bidirecional

#### 3.2. CONTROLE DE VAGAS DE ESTACIONAMENTO

#### 3.2.1 Implementação

De modo a atender a necessidade de um contagem acíclica e bidirecional para o projeto do controle de vagas de estacionamento, a descrição do contador bidirecional (6) foi alterada de modo a limitar a contagem de 0 a 15 de forma acíclica. Essa nova descrição se encontra na Listagem 1.

Listing 1: Descrição do circuito contador bidirecional acíclico de 4 bits.

```
-- contador.vhd
   -- contador bidirecional acíclico de 4 bits
   library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity contador is
8
     port (
       clock, zera, conta, direcao: in std_logic;
10
       contagem: out std_logic_vector(3 downto 0)
11
     );
12
   end contador;
13
   architecture contador_arch of contador is
15
     signal IQ: integer range 0 to 15;
16
   begin
17
     process(clock, zera, conta)
18
     begin
19
       if zera='1' then
20
         IQ <= 0;
21
       elsif clock'event and clock='1' then
22
         if conta='1'then
23
                             if (direcao='1' and IQ<15) then
24
                                      IQ \leftarrow IQ + 1;
25
                             elsif (direcao='0' and IQ>0) then
                                      IQ \ll IQ - 1;
                             end if;
28
                     else
29
                             IQ <= IQ;</pre>
                     end if;
             end if;
     end process;
33
```

```
contagem <= std_logic_vector(to_unsigned(IQ, contagem'length));
end contador_arch;</pre>
```

Além disso também foram implementadas a descrição do sinalizador de vagas e a descrição estrutural da integração desses dois circuitos, ambos podem ser vistos nas Listagens 2 e 3.

Listing 2: Descrição do circuito Sinalizador de Vagas.

```
-- sinalizador.vhd
   -- sinalizador de vagas
  library IEEE;
  use IEEE.std_logic_1164.all;
  use IEEE.numeric_std.all;
   entity sinalizador is
     port (
       vagas, contagem: in std_logic_vector(3 downto 0);
10
       fim: out std_logic
11
     );
12
  end sinalizador;
13
  architecture sinalizador_arch of sinalizador is
15
     begin
16
17
           fim <= '0' when vagas>contagem else '1';
18
  end sinalizador_arch;
```

Listing 3: Descrição estrutural de um Controle de Vagas de Estacionamento.

```
-- controle.vhd
-- controle de vagas de estacionamento


library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

entity controle is
port (
clock, zera, conta, direcao: in std_logic;
vagas: in std_logic_vector(3 downto 0);
```

```
contagem: out std_logic_vector(3 downto 0);
12
             cheio: out std_logic
13
     );
   end controle;
15
16
   architecture controle_arch of controle is
17
18
            component contador is
              port (
20
                     clock, zera, conta, direcao: in std_logic;
21
                     contagem: out std_logic_vector(3 downto 0)
22
              );
23
            end component;
            component sinalizador is
26
              port (
27
                     vagas, contagem: in std_logic_vector(3 downto 0);
28
                     fim: out std_logic
29
              );
            end component;
31
32
            signal quant_vagas: std_logic_vector(3 downto 0);
33
34
   begin
35
            contagem <= quant_vagas;</pre>
36
            contador 1: contador port map (clock, zera, conta, direcao, quant vagas);
37
            sinalizador_1: sinalizador port map (vagas, quant_vagas, cheio);
38
   end controle_arch;
39
```

#### 3.2.2 Diagrama de blocos

O diagrama de blocos obtido com a função RTL Viewer da ferramenta Quartus na Figura 4.




■ Figura 4: Diagrama de blocos do Controle de Vagas de Estacionamento

O sinal de saída "contagem" foi utilizado apenas para facilitar a depuração.

#### 3.2.3 Simulação

A carta de tempos que simula o funcionamento do circuito pode ser vista na Figura 5. Para essa simulação tentou-se imitar uma situação na qual o número máximo de vagas é 6 e entram carros até encher o estacionamento e depois esses carros saem até esvaziá-lo.



■ Figura 5: Carta de tempos da simulação do circuito Controle de Vagas de Estacionamento.

#### 3.2.4 Tabela de testes

A Tabela 1 motra a Tabela de Testes do circuito de controle de vagas

■ Tabela 1: Tabela de testes do circuito de controle de vagas

Entradas					Depuração	Saída
clk	zera	vagas	conta	direcao	contagem	cheio
×	1	×	×	×	000	0
$\uparrow$	0	110	1	1	001	0
$\uparrow$	0	110	1	1	010	0
$\uparrow$	0	110	1	1	011	0
$\uparrow$	0	110	1	1	100	0
$\uparrow$	0	110	1	1	101	0
$\uparrow$	0	110	1	1	110	1
$\uparrow$	0	110	1	0	110	1
$\uparrow$	0	110	1	0	101	0
$\uparrow$	0	110	1	0	100	0
$\uparrow$	0	110	1	0	011	0
$\uparrow$	0	110	1	0	010	0
$\uparrow$	0	110	1	0	001	0
<u></u>	0	110	1	0	000	0

#### 4. RESULTADOS

O sistema digital planejado foi implantado na placa FPGA com sucesso. O circuito apresentou o comportamento desejado para todos os testes e nenhuma alteração do projeto foi necessária. Adicionalmente, foi feita uma modificação do projeto para que o contador parasse a contagem assim que atingisse o valor máximo de vagas.

#### 5. DESAFIO

Foi incluído um novo sinal de entrada no circuito contador de vagas de estacionamento que, quando em nível lógico alto, modifica o contador para incrementar/decrementar de duas unidades, ao invés de uma, e, quando em nível lógico baixo, não modifica nenhum comportamento do circuito, ou seja, continua contado de um em um.

As Listagens 8 e 7 mostram as diferenças entre as descrições anteriores (1 e 3) e as atuais para os componentes contador e controle, respectivamente, e o componente sinalizador não foi alterado. A Fig. 6 mostra o diagrama de blocos do novo circuito, alterações incluem o recebimento do sinal duplo e a realimentação do sinal cheio no contador.

Após a montagem, o circuito apresentou todos os comportamentos esperados.




Figura 6: Diagrama de blocos do circuito considerando contagem dupla

# 6. CONCLUSÃO

Com este experimento, pudemos projetar, simular e implantar um circuito digital para controle de vagas em um estacionamento em uma placa FPGA. A descrição deste circuito foi feita explorando dois paradígmas do VHDL: o comportamental, usado para descrever os componentes menores, e o estrutural, usado para unir os componentes do circuito. Durante a implantação não houve nenhuma alteração do planejamento e o circuito operou como planejado.

#### **A**PÊNDICE

# A. Descrições dos circuitos

Descrições comentadas dos circuitos comparador e contador em VHDL

Listing 4: Descrição do circuito comparador

```
-- comparador.vhd
   -- comparador binario com entradas de 2 bits
  library IEEE;
  use IEEE.std_logic_1164.all;
   -- definição das portas de entrada e saída
  entity comparador is
    port (
       A, B: in std_logic_vector(1 downto 0);
       igual: out std_logic
11
12
  end comparador;
13
14
   -- descrição das ligações internas do circuito
15
  architecture comportamental of comparador is
16
  begin
17
     -- o sinal igual terá nível lógico alto sempre que os sinais A e B
18
     -- tiverem o mesmo nível lógico, caso contrário terá nível lógico baixo
19
     igual <= '1' when A=B else '0';
20
   end comportamental;
```

Listing 5: Descrição do circuito contador

```
{\tt --} {\tt contador.vhd}
   -- contador hexadecimal de 4 bits
  library IEEE;
  use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   -- definição dos sinais de entrada e saída do circuito
  entity contador is
    port (
       clock, zera, conta, carrega: in std_logic;
       entrada: in std_logic_vector(3 downto 0);
12
       contagem: out std_logic_vector(3 downto 0);
13
       fim: out std_logic
     );
   end contador;
18
   -- implementação comportamental do circuito contador
19
   architecture comportamental of contador is
20
     -- sinal IQ: sinal do tipo inteiro que armazena o valor atual do contador
21
     signal IQ: integer range 0 to 15;
22
  begin
23
    process(clock, zera, conta, carrega, entrada, IQ)
24
     -- define um processo sensível à mudança dos níveis lógicos dos sinais
25
     -- clock, zera, conta, carrega, entrada e IQ
     -- os sinais zera, conta e carrega definem as ações do circuito
     begin
       if zera='1' then
         -- clear assíncrono (não depende da borda de subida do clock)
30
         IQ <= 0; -- zera o valor do contador
31
       elsif clock'event and clock='1' then
         -- ações sensíveis à borda de subida do clock são colocadas aqui
         -- há duas ações possíveis: carregar os dados (maior precedência)
35
         -- e incrementar o valor do sinal em 1 (menor precedência)
         -- apenas uma das ações é performada por clock
         if carrega='1' then
```

```
-- ação "carrega": configura o contador para receber
40
           -- um valor específico de um sinal de entrada do circuito
           IQ <= to_integer(unsigned(entrada));</pre>
43
         elsif conta='1' then
44
           -- ação "conta": lógica de um acumulador circular,
45
            -- incrementa o valor atual em 1 se o valor atual for menor
           -- que o valor máximo, zera caso contrário
           if IQ=15 then
48
             IQ <= 0;
49
           else
50
             IQ \leftarrow IQ + 1;
51
           end if;
53
         else
54
           -- se nenhuma ação for especificada, o contador permanece com
55
           -- o sinal atual
56
           IQ <= IQ;</pre>
57
         end if;
       end if;
     end process;
60
61
     -- liga do sinal interno IQ ao sinal de saída do contador
62
     -- faz cast de inteiro para std_logic_vector
     contagem <= std_logic_vector(to_unsigned(IQ, contagem'length));</pre>
     -- detecta quando o contador atinge o valor máximo
66
     fim <= '1' when IQ=15 else '0';
   end comportamental;
```

**Listing 6:** Descrição do circuito contador UP/\overline{DOWN}. Os comentários no código foram omitidos, já que as modificações estão comentadas na Seção 3.1.3

```
-- contador_ud.vhd
   -- contador hexadecimal bidirecional de 4 bits
   library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity contador_ud is
     port (
10
       clock, zera, conta, carrega, direcao: in std_logic;
       entrada: in std_logic_vector(3 downto 0);
       contagem: out std_logic_vector(3 downto 0);
13
       fim: out std_logic
14
     );
15
   end contador_ud;
18
   architecture comportamental of contador_ud is
19
     signal IQ: integer range 0 to 15;
20
   begin
21
     process(clock, zera, conta, carrega, direcao, entrada, IQ)
22
     begin
23
       if zera='1' then
24
         IQ <= 0;
25
       elsif clock'event and clock='1' then
         if carrega='1' then
         IQ <= to_integer(unsigned(entrada));</pre>
         elsif conta='1' then
           if direcao='1' then
30
             if IQ=15 then
31
                IQ <= 0;
32
             else
                IQ \ll IQ + 1;
             end if;
35
36
             if IQ=0 then
37
                IQ <= 15;
38
```

```
else
39
                 IQ <= IQ - 1;</pre>
               end if;
41
             end if;
42
          else
43
             IQ <= IQ;</pre>
44
          end if;
45
        end if;
46
     end process;
47
48
     contagem <= std_logic_vector(to_unsigned(IQ, contagem'length));</pre>
49
     fim \le '1' when IQ=15 else '0';
50
   end comportamental;
```

**Listing 7:** Alterações na descrição do componente controle. vhd para implementação da contagem dupla<sup>1</sup>


```
00 - 7,7 + 7,7 00
    entity controle is
      port (
        clock, zera, conta, direcao: in std_logic;
        clock, zera, conta, direcao, duplo: in std_logic;
        vagas: in std logic vector(3 downto 0);
        contagem: out std logic vector(3 downto 0);
        cheio: out std logic
   00 -18,7 +18,8 00
11
      component contador is
        port (
13
          clock, zera, conta, direcao: in std_logic;
14
          clock, zera, conta, direcao, cheio, duplo: in std logic;
15
          vagas: in std_logic_vector(3 downto 0);
          contagem: out std logic vector(3 downto 0)
17
        );
      end component;
19
   @@ -31,9 +32,12 @@
20
      end component;
21
22
      signal quant_vagas: std_logic_vector(3 downto 0);
23
      signal re conta, re cheio: std logic;
25
    begin
26
      contagem <= quant_vagas;</pre>
27
      contador_1: contador port map (clock, zera, conta, direcao, quant_vagas);
      sinalizador_1: sinalizador port map (vagas, quant_vagas, cheio);
      cheio <= re_cheio;</pre>
30
      contador_1: contador port map (clock, zera, conta, direcao, re_cheio,
31
        duplo, vagas, quant vagas);
32
      sinalizador_1: sinalizador port map (vagas, quant_vagas, re_cheio);
33
    end controle arch;
```

<sup>&</sup>lt;sup>1</sup>Gerado com diff -Naru controle\_vagas/controle.vhd desafio/controle.vhd

**Listing 8:** Alterações na descrição do componente contador . vhd para implementação da contagem dupla<sup>2</sup>

```
@@ -8,25 +8,35 @@
    entity contador is
      port (
        clock, zera, conta, direcao: in std_logic;
        clock, zera, conta, direcao, cheio, duplo: in std_logic;
        vagas: in std logic vector(3 downto 0);
         contagem: out std logic vector(3 downto 0)
      );
    end contador;
10
11
    architecture contador_arch of contador is
13
      signal IQ: integer range 0 to 15;
14
      signal IQ, int_vagas: integer range 0 to 15;
15
    begin
      int_vagas <= to_integer(unsigned(vagas));</pre>
17
      process(clock, zera, conta)
      begin
19
        if zera='1' then
20
           IQ \ll 0;
21
        elsif clock'event and clock='1' then
22
           if conta='1'then
             if (direcao='1' and IQ<15) then
               IQ \leftarrow IQ + 1;
25
             elsif (direcao='0' and IQ>0) then
26
               IQ <= IQ - 1;
             if duplo='0' then
               if (direcao='1' and IQ<15 and cheio='0') then
                 IQ \leftarrow IQ + 1;
30
               elsif (direcao='0' and IQ>0) then
31
                 IQ \leftarrow IQ - 1;
32
               end if;
33
             else
34
               if (direcao='1' and IQ<(int_vagas-1) and cheio='0') then
                 IQ \leftarrow IQ + 2;
36
               elsif (direcao='0' and IQ>1) then
                 IQ \leftarrow IQ - 2;
38
```

 $<sup>^2\</sup>mathrm{Gerado}\ \mathrm{com}\ \mathrm{diff}\ \mathrm{-Naru}\ \mathrm{controle\_vagas/contador.vhd}\ \mathrm{desafio/contador.vhd}$ 



# Universidade de São Paulo

Escola Politécnica

Departamento de Eng. de Computação e Sistemas Digitais