

Y'7	ALL P		The Post of the Po		P
\	1				
		, v	/	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	
	XX	XX.	Y	XX	
	Y-		=		(EY-1)
		日	录		12
Hell 19	1 总线		X. X	/ ·	1
	2 无条件输入输出接口的				2
X	2.1 译码器	7	****		25,77
A TOP	2.2 输入				21
					3
	2.4 总宅路图	X	//>,	X/>	3
	25 实验要求		<u> </u>		4
	3 8253 定时计数器				9
	3.1 译码器输出网络	命名			9
	3.2 8253 电路		12	7	9
X X	3.3 程序片段			/	9
	3.4 仿真结果	<u> </u>	(0)	1	0
X	3.5 设计	7	N/A	1	0 17
A TOP			XX-1		<u> </u>
	4.1 电路图		X		1
•	4.2 程序片段	······································	<u>//</u>		
	4.2 运行结果			1	2
	4.4 设计			1	2
	4.2 程序片段			1	3
	5.1 仔储器电路			1	3
	5.2 设订详码器	rûev		1	3
	5.3 编与仔陌裔与八	(Z)3,		1	3
X.H	***	7	XX		* 7
	4.75		K. K.		\$\\frac{1}{2} \rightarrow \frac{1}{2} \rightarrow \fra
	3		3		
•	**	×	/	*/^	
	AKINA	AK XIV		A STATE OF THE STA	
/					
)			3	
				>	
(201)	_/n	<i>1</i> 60.3	(1)		(W)
X	X	7	X		X
***	XXX		K. K. J		%-
,	3		3	3	*
•	X/A	×		***	
	ARIST TO			A KIND	
K				N. May	
	y-	(=)		(=)	
			16	>	
			10		William.
XXX	×	7	* KA		XXX
***	XXX-1		XXX-	<u> </u>	
'	4.4 设计			3	*
No.			A Company of the Comp		

1 总线

本课程的实验是基于 8086 系统总线的,8086 是一 16 位 CPU,地址总线为 A[0..19] 来源于 CPU 的 AD[0..19],由 3 片 373 锁存,锁存信号为 ALE,由于是最小系统,373 的*OE 接低电平,锁存器直接输出到 A[0..19],也就是 CPU 一直占用总线。数据线直接用 AD[0..15] 即可。如果是最大系统,数据线应该用 74:.S245 双向三态门隔离(但我用 245,仿真时数据貌似传不过去),好在是最小系统,直接用 AD[0..16]作为数据线没有问题。控制线用到*RD、*WR、M/*IO 三根线。如图 1.1 所示。




图 1.1 8086 最小系统总线

2 无条件输入输出接口实验

2.1 译码器





图 2.1 () 译码器

请分析 Y0 和 Y1 地址范围,由于是 16 为总线,芯片的地址线与系统地址线要错一位相连、低 8 位数据线对应偶地址,高 8 位数据线对应奇地址。

2.2 输入



--- 11337 7327

23输出




图 2.3 输出接口图

2.4 总电路图




图 2.4 无条件输入输出完整图 3 / 16

25 实验要求

在 PROTEUS8.6 下,选 8086 创建工程,编译器选 MASM32,要联内下载。编辑如上电路图。




图 2.6 CPU 及编译器选择图




图 2.7 编译器安装图

在上图中,选 SYSTEM COMPILERS CONFIGURATION:




图 2.8 MASM32 编译器下载图




图 2.9 8086CPU 内部存储器首地址配置





图 2.11/3086CPU 代码段寄存器配置



7 / 16

THE REPORT OF THE PARTY OF THE


```
方析译码器的地址,编写程序,读取开关状态,将结果写入到 U3 中,在数码管上显示出来。

■ain.asm 
■
```


3 8253 定时计数器

在实验1的基础上,扩充8253

3.1 译码器输出网络命名



3.2 8253 电路



3.3 程序片段

MOV DX,8253 控制寄存器

MOV AL,36H

OUT DX,AL

MOV DX,8253 计数器


MOV AL,10H

OUT DX,AL

MOV AL,

OUT DX,AL

34 仿真结果



从图上可以看出,输出信号是16分频。


3.5 设计

设计分频器电路及程序,使得输入为 1MH 在,输出为 1Hz,业 输出 led 发光二极管,观察实验结果。

48255并行口

在实验 3 的基础上, 扩充 8255.

4.1 电路图



4.2 程序片段

L8255: MCV DX,8255 控制口

MOV AL,80H

OUT DX,AL

MOV DX,PA □

MOV AL,0

OUT DX,AL

MOV DX,PB

MOV AL.075H

OUT DX AL

MCV DX, 8255 控制口 ;PC1 输出方涉


L1: NOV AL,2

OUT DX,AL


MOV AL,3

OUT DX,AL

4.3 运行结果



上图为8为数码管显示图,8个数记管同时发光。



上图为 PC1 输出波形图,写控制端口实现而非 PC 口实现。

4.4 设计


在完成上面电路及仿真后,编写程序,将自己学号的后8位显示出来。

5 存储器接口电路

在以上电路基础上,设计存储器接口电路

5.1 存储器电路

参见下图 选择 4 片 62256 (32K*8) 的 RAM 构成 16 位数据总线的存储电路。



5.2 设计译码器

采用 74LS138 全译码,产生片选,要求地址从 0×20000 开始 (0X20000 以下仿真写不进去,可能被程序区,中断表等占用了),采用 138 译码器。系统采用 16 位总线,注意地址线接法; U22 和 U25 数据线接低 8 位数据总线,为偶地址,其片选应该与 A0 相关联; U24 和 U26 为奇地址,接高 8 位数据总线,其片选应该与 BHE 相关联。

5.3 编写存储器写入程序

编写程序,写入 4 片存储器中,每次写一个字,为了节约时间,每个芯片可以写前面 1K 字节。反复写入自己姓名拼言学号的 ASCII 码字符串。

