

ES Concepts

Computing system

Processor IC
Memory IC
I/O IC

Consists of

General Purpose

لدى شي في ونا

special Purpose (specific)

↳ ES هو جهاز

has constraints

(1) Power (2) Cost (3) speed/Time

(4) size

↳ Two ways to instruct

(1) SoB

(2) SoC

"System on Board"

"System on chip"

الشريحة كل دائرة لها
ووظائفها

صغير IC
بياد على شريحة واحدة

size

larger ↑

smaller ↓ ✓

Cost

more expensive ↑

cheaper ↓ ✓

[نسبة زيادة الفلوس مرة على كل component]

[نسبة زيادة الفلوس مرة واحدة]

Power Consump.

more ↑

Less ↓ ✓

[في أسلاك في كل من ICs]

Performance

"The same"

, but, Configurability

system applicable ✓

هذا الرقاقة X

في حالة التطوير أقدر
أثير حوارات ال memory
وكذا

هذا الرقاقة
مخصصة


Microprocessor, Microcontroller, RAM, ROM, SOC
MP MC

* IC : integrated circuit → single chip

* VLSI : very large-scale integrated circuit
عدد الـ gates أكبر بكثير من الدوائر
في نفس حجم الدارة
Higher Functionality

Moore's law : Transistors
[expectation] كل سنة تضاع عدد ترانزستورات الدارة


* MPU : Microprocessor unit



* Micro Register : Alu, Register, CPU

* MCU : Micro Controller Unit

على بعض الدوائر في أنظمة الحاسوب
MCU جزء من MPU



يقوم الـ GPU بالرسومات
graphics

DSP: في العالم المتكامل
الرقمي و fourier

Microcontrollers with lower Performance

There're Two types of applications

Soc Raspberry Pi

Bare Metal Software

OS Application

APP layer

drivers


HW

APP

terminal

Driver


HW



ECU

Electrical Control Unit → نستعملها في العربيات مثلاً (الموتور أنك كتابة عتق زو)

"Bus set" ← [CPU < MM <] addresses < data



Performs Fetch - deCode - ExCute (نظم التنظيم)

لفهم الـ Instructions، أنا لازم

Compiler (مترجم) → الـ micro إلى لغة الآلة
Init. Decoder (مترجم) → الـ format إلى لغة الـ micro

★ ISA ★
"Instruction set Architecture"

↓
BISC

Reduced instruction set Computing

Compiler] \rightarrow SW جزاء
[36] \rightarrow قبل الجواب على كل شيء

Since it's reduced \downarrow Then

* IDA \Rightarrow Hardwired
(decoder) \xrightarrow{IP} $\boxed{L.A}$ \xrightarrow{OP} \boxed{data}

Reduced cost
gates
خاصیت های بسیار کمتر

$C_{2,SC}$

* Complex instruction set Computing

فایفتم کثیر عالی
Complex already

فانما كنا نرى فيهم

- * IDA \Rightarrow Memory Mapped

يُسْقَى جَوْلًا *memoriam* لِقَوْلِ عَلِيٍّ عَلَيْهِ السَّلَامُ: *مَنْ سَقَى جَوْلًا*
وَدَيْبِ
وَدَى أَرْضًا *مِنْ دَيْبِ* *Grates*
كَبِيرَةٍ

∞ Comparison Between
them Both acc. to
ES challenges ∞

(1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) (17) (18) (19) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) (30) (31) (32) (33) (34) (35) (36) (37) (38) (39) (40) (41) (42) (43) (44) (45) (46) (47) (48) (49) (50) (51) (52) (53) (54) (55) (56) (57) (58) (59) (60) (61) (62) (63) (64) (65) (66) (67) (68) (69) (70) (71) (72) (73) (74) (75) (76) (77) (78) (79) (80) (81) (82) (83) (84) (85) (86) (87) (88) (89) (90) (91) (92) (93) (94) (95) (96) (97) (98) (99) (100)

size	IO Higher \uparrow , ALU \downarrow lower	IO Lower \downarrow , ALU \uparrow higher
Almost Both have same size		

Cost	\uparrow SW, HW \downarrow	\downarrow SW, HW \uparrow
------	--------------------------------	--------------------------------

Power Consump.	SD Higher T , Alu Lower	SD lower, Alu T high
----------------	-----------------------------	--------------------------

Performance → الذي هي فضيلة في تحويل الكتب
إلى شكل يسهل على
البحث فيه
searching

لـ طلب هـستـوتم حـتـي ار PSW والـ CS عـلى اـسـاسـهـا اـهـمـ الـاـتـيـار
 لوـفـي ار ES مـثـلـاً هـتـوـز PSW عـلـيـهـا اـوـام مـدـرـه هـي الـلـي هـسـتـوـمـهـا
 فـايـكـوـرـهـا عـلى حـسـب اـصـتـلـاح الـوـاـجـد بـشـكـلـه عـنـ اـهـ
 و لوـفـي الـH Computer هـسـتـوـمـهـا عـلى

Register files


GPR
 (General Purpose)
 store data (any data for any operation)
Temporarily

- SPIFR
 (special Purpose / function).
- ① PC [Program Counter]
 - ② Stack Pointer
 - ③ AC [Accumulator]
 عـالـيـاً مـتـا مـوـجـود
 - ④ IR [Instruction register]
 - ⑤ PSW [Process status word]
 لـه مـجـوـد مـهـمـهـا الـكلـه
 Bit نـيـل عـلى حـاجـة
 (الـكلـه الـتـم الـثـانـي)

نـيـل عـلى اـمـارـه اـخـيـر الـALU عـلـيـهـا
 عـنـ مـمـكـن فـي مـا مـن مـنـيـل اـصـلـاً
 عـلى الـALU

(الـكلـه الـكلـه = مـهـمـهـا الـكلـه مـن هـسـتـوـمـهـا)
 Bit
 Flag
 عـلـيـهـا مـمـكـن فـي الـALU
 مـمـكـن فـي الـMM

لـه مـمـكـن فـي الـALU
 مـمـكـن فـي الـALU




→ Access time ↑ inc. ∴ speed dec ↓
 and vice versa.
 → access time of write > that of read

★ Basic memory element → D-FlipFlop.
 ∴ Using 8-D flipflops → 8 Bit Register.


[Registers] وظيفته توصيل الـ flip flop
 و different types

note that n: number of address lines
 → 2^n memory locations for addresses.



∴ Read: ① Control → 0, ② address → ✓
 Then it'll receive data on "data" lines

∴ write: ① Control → 1, ② address → ✓ ③ data → ✓
 store data



Types of memory ∴ ① Volatile → RAM ② Non-Volatile → ROM ③ Hybrid

مزيج بين
 الاثنين

II Volatile \Rightarrow RAM / RWM R/W - ROM

Random
access
memory

Random
writing
memory

DRAM

"Dynamic"

[market + Capacitor
needs refreshment
circuit - "DRAM Controller"]

SRAM

"Static"

Transistors

[20g [كلا]]

ايون

Cache

✓ Faster

xx Higher Cost



we Used it in Es,
with some Constraints.

ADV:

✓ sample Hw

✓ High density

✓ No Power Consumption

✓ Low Cost per Bit.

DISADV

xx dec. speed

(inc. access time).

higher
Power
Consump.

[ap. ال. ap.]

Comparison

size

↑ Higher [higher density]

Lower ↓

Cost.

↓ Lower

Higher ↑

Power
Consump.

↑ Higher [ap. ال.]

Lower ↓

Performance
(Speed)

↓ lower

↑ Higher.

الذاكرة MP هو معروف بـ يكتب عليه


2) Non-Volatile → Program Memory "ROM" [Read-only-memory]

* has higher access time, slower.

* Based on FGM

Floating Gate Mosfet.

نظرا إلى ما يلي عازلية
التي إلى - ولها هي في
ان Bit ثابت



أما الذاكرة الوصلة التي تقدر بتخزين عليها مدار الذاكرة
توكتبت عليها مع الأساس

Flasher

Types of ROMs

Mask Programmable

يترك الكود مرة واحدة حتى التصنيع
مفروض أصل الـ Bug

→ OTP

one Time Program

البرنامج فيستقر مرة واحدة

* ToS, Bioschip

→ cheap

PROM

Programmable Rom

مركبة واحدة بـ مضروب

من الـ user

→ OTP

يتطلب Blank وأنها

يبرمجها مرة واحدة

EPROM

Erasable PROM

By ultraviolet

في وقت ما

✓ Erasable for thousand Times.

✓ Non Volatile for many years

xx data affected by noise & radiation

, leading to corruption.

يخطئ كرس

وطبعا حوار الـ الـ

من مكان في نفس الـ

3] Hybrid (from RAM) → RW (from ROM) → Non-Volatile

(E²PRAM)

EEPROM

Flash

NVRAM → cache

[Electrical EPROM]

[Electrically Erasable]

[Non-Volatile RAM]

تقريباً بالكهرباء

بكهرباء

SRAM

SRAM

High

Endurance 100 k

[أكثر من 100 ألف تحديث]

Byte access

أكتب في كل Byte على حدى

expensive

[high cost per Bit]

مكلف

أجيب عنها أحياناً كثيرة

Block access

[sector-by-sector]

عبر مساحة

Faster

lower Endurance: 10 k only

lower Cost per Bit

أكثر أجيب

أحياناً كثيرة

كادى

SRAM + Battery

SRAM + Battery

Faster than ROM

xx High Cost per Bit

data

مساحة

Battery

قد تبقى طاقة

أطول ما (Power)

يفصل

internal MCU

external MCU

مركبة MCU

chip

[مركبة أو متصلة به]

Comm. protocol

* ليعملوا MCU مع بعضها

ميكروكنايت

مستطيل

sector

مستطيل

حيت يستعمل مع

Bytes

Flash

E²PRAM

more complex

مركبة

لعملها Battery أو (Power) نقل وميكروكنايت يستعمل الـ E²PRAM (data) للذاكرة

الـ SRAM و E²PRAM

كما نرى نشتغل تانى > الذاكرة بيتنقل تانى من الـ SRAM



I/O Peripherals

في جزء ال interface

* توصيل الخابات - 1 *
Architecture

They have the same range of addresses.


- ** Data Bus
- ** Address Bus
- ** Control Bus




[File]
 Should Finish
 the inst. Before
 accessing new address.

لا أقدر أكتب الأتي في نفس الوقت
 طرب حقوقي أنا بكم
 لزي؟
 By software

"ميت قحش أكلم إيتي في نفس الوقت"



IN but



Must
 Compiler
 Assembler


ROM
 read
 write
 Flash
 ROM

Arch
 ال


RAM
 I/O
 في نفس الوقت

Port
 I/O
 في نفس الوقت

قادر انی (Fide) وانا
خیر cycle لافہ




which is ^{different} not supported by von-neumann, while is so by Harvard Arch. -



- * RISC \Rightarrow Support Pipelining
- * CISC \Rightarrow Does Not Support Pipelining

★★ clock \Rightarrow square wave



$$T = \frac{1}{F}$$

1 cycle \rightarrow 1 inst. Per sec.

** Clock systems

- Electrical \Rightarrow RC oscillator \Rightarrow $\frac{1}{s} \rightarrow \frac{1}{s} \rightarrow \frac{1}{s}$
- mechanical \Rightarrow Material \Rightarrow $\frac{1}{s} \rightarrow \frac{1}{s} \rightarrow \frac{1}{s}$
 - Ceramic Resonator
 - Crystal oscillator

للجيتا رسب الثلاثة على نسب التطبيق بتاي متداية في ايه


[یعنی مثلاً ۱، ۲، ۳] دول بیوچہ / دے لیا اور مال و کالے
خامیہ فحش اس کے ذریعہ ہی جا بجا گیا۔

① MC oscillator

② Ceramic Resonator

③ Crystal oscillator


Cost



Between (intermediate)



Accuracy




Settling Time



Noise Immunity

Temperature


↓ "P" ليس



Electromagnetic Interference

EM

↓ "PC" ليس



Vibration

Vib



↓ حساس جداً - خالٍ من الاهتزاز vibration

مخزن بقاء و memory mapping


addressed how Range device
Range = Base + offset

عنوان أول البايت [عنوان أول البايت]

محدد

بغرض من

Peripheral & Hardware + Registers



دعوى التي يتقبل
معاملة (1 < 1)
عنوان أول و قبل توافق
البايت

TRM: Technical Reference Manual

معرفة بقاء و
الكتاب إلى design/features
في صفحة

Base + size
التي
التي

APB, AHB, ...

every Transaction has:

- data
- address
- size

انما ليس دعوة بتفاصيل


الhardware
دي
والتي ييجي
فيها

Bus
B
U
S
بكره ان BUS
ال address عندي بيكون
هو ال Base
ال بيكون على ال اس على
ال peripheral بيكون ال Bus
بكره ان BUS
ال address عندي بيكون
هو ال Base
ال بيكون على ال اس على
ال peripheral بيكون ال Bus

*** بيكون أماكن reserved في peripheral (كاساسه أكبر جواه من ال Reg)
عشان بيكون بيكون من ال overlapping
وعشان بيكون لو كيب بيكون ال Features او كيب.


*** Bus Bridges

مكن توصل كذا Bus بيكون بالأنواع مختلفة
ال نقل ال Master و ال slave هيتلفوا
هه لستخدام Bridge مابينهم




ReUsability

data/addresses reused to solve various needs
في كل اداة GP لها
حالات نفس الـ registers



How parts



ما عني حلاً او CPU

هو التي بيغيت الـ Transaction على الـ data
من الـ memory ويغيرها
وده اهدار الـ cycles

من بيغيت هو [we use DMA] مع الـ MM

ولا الـ CPU يوش حله في باقي الخلق
Where, DMA → M & S

تسجل الـ MM
تسجل الـ CPU
الـ data

* AMBA & The ARM Advanced Microcontroller Bus Architecture


→ improve reusability, flexibility

* مميزات! standard فيه كل انواع Bus

أكثر أنظمة standard في توصيل أي مائة (modules)


التي امتزجت مع ال-BUS بتالي .

تحتوي الشرائح مختلفين ليعمل انواع Buses مختلفة .



Examples

set this bit to 1



Regs
ODR

$$ODR[1] = (1 \ll 16)$$

✓ ملاحظة

طب ODR

$$\text{Absolute Address} = \text{GPIO Base Address} + \text{ODR offset}$$

Code 80

$$\text{GPIO_ODR}[1] = (1 \ll 16)$$

طب على مكان يعرف به ← ملاحظة

address → #define GPIO_ODR Base + offset

void main() {

ملاحظة → (volatile uint32_t*) GPIO_ODR[1] = (1 << 16)

software
يكتبها قبل أن

reg

}

ملاحظة
فنغيره لو انكست في الـ write
رأته أنا اللي بغيره

في * في الـ volatile ، ده يعني الـ data الي ماني احتمال تتغير
من جرسه ، وأنا دائماً بقراها (read)