

READ y FAST READ en SPI Flash

Diagrama de la trama READ (03h)




Figure 9. Read Data Instruction Sequence Diagram

Diagrama de la trama FAST READ (0Bh)




Figure 10. Fast Read Instruction Sequence Diagram

The dummy clocks allow the devices internal circuits additional time for setting up the initial address. During the dummy clocks the data value on the DO pin is a "don't care".

Tabla comparativa: frecuencia máxima, bytes dummy, comandos previos.

Comando	Frecuencia máxima	Bytes dummy	Comandos previos
READ 03h	50 MHz	0	Ninguno
FAST READ 0Bh	104 MHz	1	Ninguno

BURST READ — Explicación con ejemplo de 4 bytes

El modo burst NO se activa con un comando especial. Se activa simplemente dejando CS en bajo y siguiendo dando pulsos de reloj. La memoria avanza sola la dirección interna.

Ejemplo: leer 4 bytes desde la dirección 0x000100.

- Paso 1: CS baja.
- Paso 2: Enviar comando 03h (READ).
- Paso 3: Enviar dirección de 24 bits: 00h 01h 00h.
- Paso 4: Leer 4 bytes consecutivos sin subir CS:

Byte 0 → dirección 0x000100 Byte 1 → dirección 0x000101

Byte 2 → dirección 0x000102 Byte 3 → dirección 0x000103

- Paso 5: CS sube. Fin de la transacción.

Total de bits: $8 + 24 + (4 \times 8) = 64$ bits.

Si no se sube CS, la memoria sigue entregando bytes y la dirección sigue subiendo sola (0x000104, 0x000105...). Al llegar al final de la memoria, vuelve al inicio (wrap around).

Tabla de comandos relacionados

Para leer no se necesita ningún comando anterior

Código	Nombre	Función
06h	Write Enable	Habilita escritura antes de grabar
04h	Write Disable	Deshabilita escritura
05h	Read Status Register 1	Revisa WIP (busy) y WEL
35h	Read Status Register 2	Info adicional del chip
03h	READ	Lectura lenta, hasta 50 MHz
0Bh	FAST READ	Lectura rápida, hasta 104 MHz
3Bh	FAST READ DUAL OUTPUT	Lee con 2 líneas de salida

BBh	FAST READ DUAL I/O	Lee con 2 líneas bidireccionales
6Bh	FAST READ QUAD OUTPUT	Lee con 4 líneas
EBh	FAST READ QUAD I/O	Lee con 4 líneas bidireccionales
02h	Page Program	Escribe hasta 256 bytes en una página
20h	Sector Erase (4 KB)	Borra un sector
D8h	Block Erase (64 KB)	Borra un bloque
C7h	Chip Erase	Borra toda la memoria
60h	Chip Erase	Borra toda la memoria

Por qué el dummy permite subir la frecuencia.

El byte dummy del comando FAST READ no es trabajo extra. Es tiempo de preparación que se le da a la memoria Flash. Cuando la Flash recibe una dirección, necesita tiempo para:

1. Decodificar la dirección.
2. Acceder a la celda de memoria.
3. Cargar el dato en su registro de salida.

Ese proceso toma un tiempo fijo, del orden de nanosegundos. Si el reloj va muy rápido, ese tiempo no alcanza y el dato sale mal. Con READ normal (03h) no hay dummy, así que la Flash necesita ciclos de reloj largos para prepararse. Por eso el límite es 50 MHz. Con FAST READ (0Bh) se añade 1 byte dummy (8 ciclos). Esos 8 ciclos le dan a la Flash el tiempo necesario para preparar el primer dato. Una vez listo, ya puede responder al ritmo del reloj. Con ese tiempo extra, el reloj puede subir a 104 MHz.

El cálculo para 1000 bytes lo demuestra:

$$T_{read} = \frac{8 + 24 + 8000}{50 \times 10^6} = \frac{8032}{50 \times 10^6} = 160.6 \mu s$$

$$T_{fast} = \frac{8 + 24 + 8 + 8000}{104 \times 10^6} = \frac{8040}{104 \times 10^6} = 77.3 \mu s$$

Para leer 1000 bytes (8000 bits de datos):

- READ normal: 160.6 μs
- FAST READ: 77.3 μs

El FAST READ es aproximadamente 2 veces más rápido, aunque tenga 8 bits extra de dummy. El costo del dummy (8 bits) es mínimo comparado con duplicar la velocidad del reloj.

Regla mental: El byte dummy es la cuota de entrada para poder correr el reloj al doble.

Cuánta información devuelve

La Flash no tiene un límite fijo de bytes. Mientras el maestro mantenga CS en bajo y siga dando pulsos de reloj, la memoria sigue entregando bytes uno tras otro. La dirección interna avanza sola con cada byte leído.

Eso significa que:

- Si pides 1 byte, te da 1 byte.
- Si pides 1000 bytes, te da 1000 bytes.
- Si sigues dando reloj sin parar, te sigue dando datos indefinidamente.

Entonces, sí, en la práctica devuelve "infinitos" mientras no suba CS.

¿Por qué eso causa inestabilidad?

Porque la memoria no avisa cuándo termina. No hay señal de "ya acabé" ni de error. Si el maestro no controla la lectura, pasan dos cosas:

1. Wrap around: al llegar a la última dirección, la Flash vuelve a la dirección 0 y sigue. Se empiezan a leer datos repetidos o que no corresponden.
2. Sobreescritura del buffer: si la FPGA está guardando los bytes en un arreglo o registro, los datos del wrap sobrescriben los primeros que ya había guardado. El resultado es información mezclada y corrupta.

Cómo evitarlo

La solución es simple: se controla cuándo parar. La Flash nunca lo hará por sí sola.

- Contar los bytes Se define de antemano cuántos bytes se van a leer y se dan exactamente esos pulsos de reloj. Ni uno más. Si se necesitan 100 bytes $\rightarrow$ dar $100 \times 8 = 800$ ciclos de reloj $\rightarrow$ subir CS.
- Subir CS a tiempo CS es la señal que termina la transacción. En cuanto se haya leído lo que se necesita, se sube. Eso reinicia el estado de la Flash y la deja lista para la próxima lectura.
- Verificar que no se pase el final de la memoria Antes de leer, se calcula:

$$\text{Dirección final} = \text{dirección inicial} + N - 1$$

Si esa dirección excede el tamaño de la memoria, se divide la lectura en dos transacciones o se ajusta la cantidad de bytes.

- Revisar el datasheet: Cada Flash tiene un tamaño específico (64 KB, 4 MB, 16 MB, etc.). La dirección de 24 bits permite hasta 16 MB. Si el chip es más pequeño, su tamaño es el límite real.

La Flash es esclava. El maestro manda. El maestro decide cuándo empieza y cuándo termina. Si no se detiene la lectura, se siguen leyendo datos que ya no se querían, y eso rompe la estabilidad del sistema.