

בית הספר להנדסת חשמל ומחשבים

קורס: מעבדת ארכיטקטורת מעבדים מתקדמת ומאיצי חומרה 361.1.4693

Final Project – MIPS based MCU Architecture Preparation Report

208849042 איל טראב

נעם מגדל 315150987

תאריך הגשה: 04.09.24

תוכן עניינים


| 3 | תיאור המעבדה | .1 |
|----|--------------|----|
| 5 | | |
| 7 | | |
| 8 | | |
| 10 | | |
| 12 | | |
| 14 | | |
| 16 | | |

תיאור המעבדה -


מטרת הפרויקט היא לעצב מיקרו-בקר (MCU) המבוסס על מעבד MIPS. המעבד ישתמש בארכיטקטורת Single Cycle MIPS ויבצע את כל קבוצת ההוראות של MIPS.

ארביטקטורת MIPS היא ארביטקטורה מסוג הארוורד

יחד עם המעבד נרצה להוסיף פריפריות חומרה נוספות שיעבדו בשיתוף פעולה בניהם בהתאם לצורך. התקשורת בין רכיבי החומרה השונים תהיה באמצעות 3 קווי BUS שיעבירו מידע רלוונטי בין הצורכים לצרבנים



איור 1: שרטוט מערכת הMCU



איור 2: שרטוט RTL של מערכת ה

Analysis & Synthesis Resource Usage Summary

<<Filter>>

| | Resource | Usage | | |
|--|--------------------------------------|-------|--|--|
| 1 Estimate of Logic utilization (ALMs needed) 1875 | | | | |
| 2 | | | | |
| 3 | ▼ Combinational ALUT usage for logic | 2259 | | |
| 1 | 7 input functions | 68 | | |
| 2 | 6 input functions 1096 | | | |
| 3 5 input functions 330 | | 330 | | |
| 4 | 4 input functions | 393 | | |
| 5 | <=3 input functions | 372 | | |
| 4 | | | | |
| 5 | Dedicated logic registers | 1841 | | |
| 6 | | | | |
| 7 | I/O pins | 238 | | |
| 8 | Total MLAB memory bits | 0 | | |
| 9 | Total block memory bits | 65536 | | |
| 10 | | | | |
| 11 | Total DSP Blocks | 2 | | |
| 12 | | | | |
| 13 | ▼ Total PLLs | 1 | | |


איור 3: שימוש בקומבינטוריקה לוגית עבור מודל זה

Analysis & Synthesis Resource Utilization by Entity <<Filter>> Combinational ALUTs Compilation Hierarchy Node Dedicated * [project_Top 2259 (245) 1841 (0) ▼ [MIPS:MIPS_Top] 1509 (54) 1153 (13) |Execute:EXE| 464 (464) 0 (0) |Idecode:ID| 1000 (1000 851 (851) 74 (8) ▼ |Ifetch:IFE| 79 (29) | altsyncram:inst_memory 66 (0) 50 (0) |altsyncram_t264:auto_generated| 50 (0) 66 (0) |altsyncram pc43:altsyncram1| 0 (0) 0 (0) ▼ |sld_mod_ram_rom:mgl_prim2| 66 (57) 50 (32) |sld_rom_sr:\ram...gen:info_rom_sr| |18 (18) 9 (9) |control:CTL| 12 (12) 0 (0) ▼ |dmemory:MEM| 49 (0) 66 (0) |altsyncram:data memory| 49 (0) 66 (0) |altsyncram_1684:auto_generated| 49 (0) 66 (0) |altsyncram_al53:altsyncram1| 0 (0) 0 (0)


איור 4: שימוש בקומבינטוריקה עבור יתר המודלים

- MIPS


רכיב זה הוא CPU של ה-MCU, הפועל בארכיטקטורת Single Cycle MIPS. המשמעות היא שהמעבד מבצע כל הוראה במחזור שעון אחד בלבד. המעבד כולל זיכרון נתונים (DTCM) וזיכרון תוכנה (ITCM) עבור אחסון נתוני התוכנית ומקטעי הקוד. הארכיטקטורה מבוססת על עקרונות של ארכיטקטורת Harvard, המאפשרת גישה נפרדת ומהירה לזיכרונות התוכנית והנתונים. המעבד תומך בהוראות המצוינות בנספח, ומסוגל לבצע תוכניות המשתמשות אך ורק בהוראות אלו. להלן שרטוט המעבד –



איור 5: שרטוט מעבד הCPU



CPU של הRTL איור



איור 7: שרטוט גרפי של הCPU

Fetch

שלב ה-Fetch במעבד MIPS הוא השלב הראשון בתהליך ביצוע ההוראות. במהלך שלב זה, המעבד קורא שלב ה-MIPS במעבד (Program Counter, PC). ההוראה את ההוראה מהזיכרון לפי הכתובת הנוכחית של המצביע להוראה (Instruction Register). וה-PC מעודכן לכתובת ההוראה הבאה, כך שהמעבד יוכל לקרוא את ההוראה הבאה במחזור השעון הבא.

Control

שלב ה-Control במעבד MIPS הוא השלב שבו נקבעים האותות הנדרשים כדי לשלוט על פעולות המעבד בהתאם להוראה (opcode) ומנפיק בהתאם להוראה שנקראה ופורשה. במהלך שלב זה, המעבד בודק את הקוד של ההוראה (aLU), זיכרון הנתונים, את האותות המתאימים לשאר החלקים של המעבד, כגון יחידת החישוב (ALU), זיכרון הנתונים, והרגיסטרים. אותות אלו קובעים את סוג הפעולה שתבוצע.

Decode

שלב ה-Decode במעבד MIPS הוא השלב השני בתהליך ביצוע ההוראות. במהלך שלב זה, המעבד מפרש את ההוראה שנקראה בשלב ה-Fetch. ההוראה מתפרקת לחלקים המרכיבים אותה, כמו קוד ההוראה (opcode), רגיסטר המקור, ורגיסטר היעד, במטרה להבין את הפעולה שיש לבצע ואת הפרמטרים שלה. בשלב זה, המעבד גם מזהה את הסוג של ההוראה (למשל, I-type ,R-type) או (J-type) ומבצע את ההתאמות הנדרשות, כמו הבאת הערכים הנדרשים מהרגיסטרים.

בנוסף, אם ההוראה דורשת עדכון של הרגיסטרים, שלב זה מבצע את הפעולה הזו בהתאם לפרמטרים שנמסרו מהשלב הקודם.

Execute

שלב ה-Execute במעבד MIPS הוא השלב שבו מתבצע החישוב או הפעולה שהוראה מבקשת לבצע. במהלך שלב זה, יחידת החישוב (ALU) או רכיבים אחרים במעבד מבצעים את הפעולה המוגדרת בהוראה, כמו חיבור, חיסור, או חישובים לוגיים. עבור הוראות שמבצעות גישה לזיכרון, בשלב זה מחושבת הכתובת הנדרשת לגישה. ועבור הוראות מסוג J-type מתבצע החישוב של כתובת ההסתעפות.


Data Memory

שלב ה-Data Memory במעבד MIPS הוא השלב שבו מתבצעת גישה לזיכרון הנתונים, בהתאם לתוצאה שנב ה-Execute. בשלב זה, אם ההוראה דורשת קריאה או כתיבה של נתונים לזיכרון, המעבד מבצע את הפעולות הנדרשות על פי הכתובת והנתונים שנקבעו:


- קריאה מזיכרון: אם ההוראה דורשת לקרוא נתונים מהזיכרון, הכתובת הנכונה נשלחת לזיכרון (Data) קריאה מזיכרון: אם ההוראה דורשת לקרוא נתונים מהזיכרון (Memory) והתוצאה נקראת מהכתובת הזו ומשויכת לרגיסטר המיועד.
- כתיבה לזיכרון: אם ההוראה דורשת כתיבה של נתונים לזיכרון, הנתונים שצריך לכתוב והכתובת שאליה יש לכתוב נשלחים לזיכרון, והנתונים נכתבים למיקום המתאים בזיכרון.

:GPIO

כדי להוסיף ממשק משתמש, הוספנו למיקרו-בקר ממשק של כניסות ויציאות (GPIO) שיכול לכלול רכיבים כמו לדים, כפתורים ועוד. הכתיבה והקריאה מרכיבי ה-GPIO מתבצעות דרך קווי ה-BUS המיועדים לכך במערכת, בהתאם לצורך. בנוסף, ממשק זה יכול לספק פסיקות, כגון לחיצה על כפתור, שתוביל להפעלת ISR שיבצע רוטינה מסוימת.



GPIO TOP של RTL איור 8: שרטוט




GPIO TOP איור 9: שרטוט גרפי

:Basic Timer


רכיב ה Basic Timer הוא רכיב פריפריאלי הממלא שתי מטרות עיקריות:

הוא מהווה רכיב חומרה פשוט שמבצע ספירה על בסיס עליות שעון. הרכיב כולל רגיסטר בקרה שמחזיק הגדרות שונות בהתאם למשימה הנדרשת, ורגיסטר BTCNT שמייצג את ערך הספירה הנוכחי של הטיימר. ברגיסטר הבקרה נמצא גם ערך ,BTIP שלפיו הרכיב מעלה דגל כאשר ערך רגיסטר הספירה מגיע לערך מסוים. דגל זה יכול ליצור Interrupt ולעצור את ביצוע התוכנית הראשית של המיקרו-בקר ולהפעיל ISR מתאים.


בנוסף, הרכיב יוצר אות PWM בעזרת הטיימר הבסיסי. הטיימר סופר כמקודם וניתן לשלוט על זמן המחזור של האות ועל ה-Cycle Duty שלו באמצעות הרגיסטרים CCR0 ו-CCR1 בהתאמה.




איור 10: שרטוט של ליבת הBT



איור 11: שרטוט RTL של מעטפת ה



איור 12: שרטוט RTL של ליבת ה




BTה איור 13: שרטוט גרפי של ליבת


:Division accelerator

ה – Unsigned Binary Division Multicycle Accelerator הוא רכיב חומרה שנועד לבצע חלוקות בינאריות ללא סימן (unsigned binary division) ב32 מחזורי שעון. רכיב זה מבצע את תהליך החלוקה תוך במספר שלבים נפרדים, כל אחד מהם עוסק בחלק אחר של החישוב, מה שמאפשר לבצע חלוקות בצורה מדויקת ויעילה.


בנוסף, ה-Accelerator מעלה דגל פסיקה שנותן interrupt במקרה של סיום החלוקה.




Division accelerator - איור 14: שרטוט של ליבת



Division acceleratora של מעטפת RTL איור



Division acceleratora של ליבת RTL איור 16: שרטוט




Division acceleratora איור 17: שרטוט גרפי של מעטפת

:Interrupt Controller

רכיב זב מנהל את כל הInterrupts של המערכת. כחלק מתפקידו הוא מתעדף בין פסיקות לפי סדר עדיפות שהוגדר מראש (מצורף באיור), ומנהל את הפסיקה מול הMIPS. פסיקה מתבצעת כאשר רכיבי החומרה מבקשים לבצע פסיקה על ידי שליחת סיגנל בשם IRQ. פסיקה תתבצע רק אם הפסיקה הרלוונטית מאופשרת ואין פסיקה אחרת בתהליך.


בפרוטוקול הכניסה לפסיקה, הרכיב יוצא דגל INTR שיודיע על כך שרכיב פריפריה ביקש לבצע פסיקה, בנוסף הרכיב יוציא את כתובת ה-(Interrupt Service Routine אליה נרצה לקפוץ על ה-BUS (בהתאם למי שביצע את הפסיקה), וכך המעבד ידע לקפוץ לכתובת של הISR הרלוונטית. בקבלת, INTA חזרה מהמעבד נדע שהפסיקה התחילה להתבצע.




איור 18: תיעדוף בקשת הפסיקות


```
#define PORT_KEY[3-1] 0x814 - LSB nibble (3 push-buttons - Input Mode)
                  #define UCTL
                                            0x818 - Byte
                                            0x819 - Byte
                  #define RXBF
                                            0x81A - Byte
                  #define TXBF
                   #define BTCTL
                                            0x81C - LSB byte
                                            0x820 - Word
                  #define BTCNT
                                            0x824 - Word
                  #define BTCCR0
Peripherals
                   #define BTCCR1
                                            0x828 - Word
with interrupt
                                           _____
capability
                  #define DIVIDEND
                                            0x82C - Word
                  #define DIVISOR
                                            0x830 - Word
                                            0x834 - Word
                  #define QUOTIENT
#define RESIDUE
                                            0x838 - Word
                  #define IE
                                            0x83C - LSB byte
0x83D - LSB byte
                  #define IFG
                                            0x83E - LSB byte
                  #define TYPE
```

איור 19: כתובות הרכיבים הפריפריאליים בזיכרון





Interrupt controller של ליבת RTL איור 21: שרטוט





Interrupt controller איור 22: שרטוט גרפי של מעטפת

<u>הנתיב הקריטי:</u>


הנתיב הקריטי הוא הנתיב העובר דרך המחלק. בנתיב זה המידע עובר מהMIPS לפריפריה ולאחר 32 מחזורי שעון חוזר חזרה לMIPS. לכן, הוא הארוך ביותר.








איור 23: הגדלה של המחלק בתוך הנתיב הקריטי






- התדר המקסימלי של המערכת כפי שהתקבל משעון המחלק

| Slow 1100mV 85C Model Fmax Summary | | | | | | |
|------------------------------------|-----------|-----------------|--------------------|------|--|--|
| < <filter>></filter> | | | | | | |
| | Fmax | Restricted Fmax | Clock Name | Note | | |
| 1 | 20.85 MHz | 20.85 MHz | p0 pll_inER divclk | | | |

<u>- ניתוח תוצאות</u>



של %75 Duty cycle בחרנו לייצר גל ריבועי עם



טסט – של הGPIO טסט