# Projet Vivado avec HDMI sur Zedboard

Frédéric Fortier Eva Terriault

INF3610 : Laboratoire 4
Département de génie infortmatique et génie logiciel
Polytechnique Montréal
Montréal (Québec), Canada
{frederic.fortier,eva.terriault}@polymtl.ca

19 novembre 2017

# Table des matières

1	Création du projet Vivado	3
2	Importation dans le SDK	11
3	Ajout du filtre de Sobel à la plateforme matérielle3.1 Dans Vivado HLS3.2 Dans Vivado3.3 Dans le SDK	12
4	Problèmes avec la mise à jour du SDK	15
	Mise à jour du filtre de Sobel  5.1 Dans Vivado HLS	15 15

### 1 Création du projet Vivado

**Note** : Ce tutoriel suppose que vous avez déjà acquis quelques connaissances du fonctionnement de Vivado au lab 2. Si vous avez besoin de plus de détails, consultez le tutoriel du lab 2.

**Note 2**: Cette section du tutoriel est en bonne partie une mise à jour et traduction du tutoriel HDMI d'AVNET pour Zedboard [1], inclus dans le dossier AVNET ZED HDMI.

Note 3 : Une bonne partie du système (surtout vers la fin de cette section) est générée automatiquement avec des scripts qui ont besoin de noms exacts pour différentes composantes. N'ignorez donc pas les instructions demandant de donner un nom particulier ou de renommer une composante.

- 1. Créez le dossier  $C:/TEMP/3610\_4/matricule1\_matricule2$  (aka ne travaillez pas sur le réseau.)
- 2. Copiez le sous-dossier *ip\_repo* fourni dans avec cet énoncé (dans CodeFourni) dans le dossier créé à l'étape précédente.
- 3. Créez un nouveau projet Vivado 2017.2 dans  $C:/TEMP/3610\_4/matricule1\_matricule2$ , ciblant le Zedboard.
- 4. Créez un nouveau block design, appelé design 1 et exécutez son automatisation de connexions.
- 5. Configurez le Zynq pour qu'il génère 3 horloges différentes (figure 1).
  - (a) FCLK CLK0 à 75 MHz (pour le contrôle des différents périphériques).
  - (b) FCLK\_CLK1 à 150 MHz (pour les composants permettant le transfert de la mémoire vers la sortie HDMI).
  - (c) FCLK\_CLK2 à 100 MHz (pour par la suite générer une horloge plus précise à 148.5 MHz pour le périphérique HDMI <sup>1</sup>).




Figure 1 – Horloges à générer sur le Zynq

6. Activez aussi le signal de reset FCLK\_RESET1\_N dans PS-PL Configuration/General/Enable Clock Resets.

<sup>1.</sup> Sans entrer dans les détails, dans le protocole HDMI, la résolution et le taux de rafraîchissement de l'image envoyée au moniteur détermine la fréquence de ce transfert, et donc la fréquence du périphérique gérant ce transfert.

7. Ajoutez une instance de *clocking wizard*, connectez son entrée à l'horloge FCLK\_CLK2, puis configurez le bloc pour ressortir une horloge à 148.5 MHz (figure 2), sans reset ni *lock*.




FIGURE 2 – Génération d'horloge à 148.5 MHz

8. Ajoutez un contrôleur I2C ( $AXI\ IIC$ ), qui sera utilisée pour contrôler le périphérique HDMI et **renommez là pour** zed hdmi iic  $\theta$ , comme vu à la figure 3



FIGURE 3 – Renommer le bloc I2C

9. Automatisez la connexion de ce bloc de manière à ce que la source des horloges soit **FCLK\_CLK0** (figure 4).




FIGURE 4 – Assignation automatisée à l'horloge FCLK CLK0

- 10. Renommez la sortie iic rtl générée pour zed hdmi iic.
- 11. Validez que votre design est correct  $^2$  (Menu Tools/Validate Design). Il devrait ressembler à la figure 5.




FIGURE 5 – Design avant l'ajout de l'HDMI

- 12. Pour poursuivre, il est nécessaire d'ajouter des modules qui sont fournis par Avnet (le fabricant
- 2. l'avertissement sur le clock skew de la DDR est normal

du Zedboard) plutôt que Xilinx. Pour se faire, allez dans Tools/Settings et ajoutez une IP repository pointant sur le  $ip\_repo$  préalablement copié, comme à la figure 6.



Figure 6 – Ajout du répertoire contenant le core HDMI

13. Pour simplifier, toutes les composantes permettant la sortie vidéo sont générées par le script  $zed\_hdmi\_display.tcl$  dans ip\_repo/AVNET\_ZED\_HDMI/scripts. Tapez donc, dans la console TCL, la commande source chemin-vers-le-script/zed\_hdmi\_display.tcl (figure 7). Vous devriez vous retrouver avec un nouveau module nommé  $zed\_hdmi\_display$ .

FIGURE 7 - Exécution du TCL

- 14. zed\_hdmi\_display est en fait un groupe de modules, que vous pouvez voir plus en détail en double-cliquant dessus.
- 15. Sur le diagramme principal, connectez l'horloge axi4lite\_clk au port FCLK\_CLK0 du PS et le signal axi4lite aresetn au port peripheral arestn[0:0] du bloc Processor System

Reset.

16. Cliquez sur Run connection automation pour connecter l'horloge du zed\_hdmi\_display/vtc\_ctrl et du zed\_hdmi\_display/vdma\_ctrl à l'horloge FCLK CLK0 (figure 8).




Figure 8 – Connexion des contrôleurs à l'horloge FCLK CLK0

- 17. Connectez l'entrée d'horloge **axi4s\_clk** à l'horloge FCLK\_CLK1 du PS et le signal **axi4\_resetn** au port **FCLK RESET1 N** du PS.
- 18. Connectez l'horloge hdmio clk à la sortie à 148.5 MHz du Clocking Wizard.
- 19. Reconfigurez le PS pour activer le port haute-performance esclave HP0, comme à la figure 9.




Figure 9 – Activation du port escalve HP0

- 20. Connectez l'entrée d'horloge de ce port (S AXI HPO ACLK) à l'horloge FCLK CLK1.
- 21. Connectez le maître  $M00~AXI~du~module~zed\_hdmi\_display$  à l'esclave S~AXI~HP0.
- 22. Définissez comme externe le port **hdmio\_io**, avec un clic droit sur le port, comme à la figure 10.





FIGURE 10 – HDMIO externe

 $23.\ \,$  Votre design devrait maintenant ressembler à la figure  $11.\ \,$ 



 $\label{eq:figure 11-Design après l'ajout du pipeline HDMI.}$ 

24. Allez dans l'éditeur d'addresses, et assignez une plage d'addresses au DMA vidéo (figure 12). Cette plage d'adresse devrait correspondre à l'entièreté de la mémoire DDR du Zedboard (bien que le périphérique n'en utilise que quelques méga-octets de manière non-exclusive pour son framebuffer).




FIGURE 12 – Assignation automatique d'une plage d'adresses.

25. Revalidez le design, puis créez un wrapper HDL (comme à la figure 13).




Figure 13 – Génération d'un wrapper pour le block design

- 26. Il faut maintenant importer le fichier de contrainte, qui assigne les différentes sorties du bloc HDMI (le port hdmio et I2C) aux bonnes broches du FPGA qui sont connectées à la puce HDMI externe (ADV7511). Pour ce faire :
  - (a) Cliquez sur Add Sources dans le Flow Navigator (à gauche).
  - (b) Vous voulez créer ou ajouter des contraintes (Add or create constraints).
  - (c) Ajoutez le fichier  $ip\_repo/AVNET\_ZED\_HDMI/constraints/zedboard\_hdmi\_display.xdc$  (figure 14.
  - (d) Cliquez sur Finish.




FIGURE 14 – Ajout du fichier de contraintes

- 27. Générez le bitstream, puis exportez-le vers le SDK.
- 28. Ouvrez le SDK via Vivado pour qu'il importe correctement la plateforme matérielle puis fermez le SDK $^3$ .

<sup>3.</sup> Il s'agit ici de contourner le même problème qu'au lab 2, c'est-à-dire que le SDK ne créera pas correctement le BSP s'il est ouvert depuis Vivado. Cependant, le SDK doit être ouvert depuis Vivado pour importer correctement la plateforme matérielle.

## 2 Importation dans le SDK

Note importante: Ce lab n'en étant qu'à sa première itération, certaines choses ne fonctionnent qu'en majorité. C'est entre autres le cas de la configuration du pipeline d'affichage HDMI (ce qui est à l'intérieur de  $zed\_hdmi\_display$  dans Vivado) qui fonctionne bien tant que l'on n'essaie pas de le redémarrer... Donc vous devez préalablement reprogrammer le bitstream du FPGA ( $Program\ FPGA$ ) à chaque fois que vous voulez redémarrer une séance de débogage ou d'exécution de votre code.

Note très importante 2 : Le lab n'a aussi été que testé à Poly le 2 novembre, pour constater que les écrans dans lequel les Zedboards sont branchés ne supportent pas la résolution de 1920x1080. Après avoir brièvement vérifié que l'année courante était bien 2017 (tirant sur 2018), nous sommes parvenus au workaround suivant : débranchez la sortie HDMI/adaptateur DVI du Zedboard de l'écran 4 :3. Puis, branchez là dans l'écran 16 :9. Pour rester courtois, effectuez la manipulation inverse avant de partir.

- 1. Ouvrez le SDK, la workspace pointant vers le dossier créé par l'exportation de Vivado (par ex. C:/TEMP/1236547 7654321/project 1/project 1.sdk)
- 2. Une fois la plateforme matérielle automatiquement importée, créez un nouveau BSP bare-metal ciblant cette plateforme.
  - (a) En incluant la librairie xilffs (figure 15).
  - (b) En configurant cette librairie comme *read only* et en désactivant la fonctionnalité de création de système de fichiers <sup>4</sup>.
  - (c) Pour faciliter le débogage vous pouvez, comme au lab 2, ajouter -00 -g3 -DDEBUG aux options de compilateur additionnelles.

Name	Version	Description
libmetal	1.2	Libmetal Library
wip141	1.8	IwIP TCP/IP Stack library: IwIP v1.4.1
openamp	1.3	OpenAmp Library
✓ xilffs	3.6	Generic Fat File System Library
xilflash	4.3	Xilinx Flash library for Intel/AMD CFI compliant paral.
xilisf	5.8	Xilinx In-system and Serial Flash Library
xilmfs	2.3	Xilinx Memory File System
xilpm	2.1	Power Management API Library for ZynqMP
xilrsa	1.3	Xilinx RSA Library
xilskey	6.2	Xilinx Secure Key Library

FIGURE 15 – Inclure la librairie du système de fichier FAT32.

<sup>4.</sup> Vous optionnellement activer la fonctionnalité de long noms de fichiers (use\_lfn), qui permet la lecture de fichiers dont le nom est plus long que 8 caractères (+ 3 caractères pour l'extension). Cette option devrait marcher, mais n'a pas été testé. Il peut être plus simple de vérifier que le nom de votre vidéo ne dépasse pas plus de 8 caractères.




FIGURE 16 – Configuration de xilffs

- 3. Créer un nouvel Application project, nommé Lab4 et ciblant le bsp créé précédemment.
- 4. Ouvrez l'explorateur de fichiers Windows, et remplacez le dossier project\_1.sdk/Lab4/src par celui fourni CodeFourni/SDK/src.
- 5. De retour dans le SDK, faites un clic-droit sur le projet Lab4 et cliquez sur Refresh.
- 6. Validez que votre deuxième écran est sur la sortie HDMI du Zedboard.
- 7. Configurez le FPGA avec son bitstream.
- 8. Envoyez et démarrez votre application en débogage. Des barres de couleurs devraient apparaître sur l'écran après quelques secondes.

**Note :** Vous pouvez maintenant retourner à l'énoncé du laboratoire, les sections suivantes ne servant que plus tard dans le lab.

## 3 Ajout du filtre de Sobel à la plateforme matérielle

#### 3.1 Dans Vivado HLS

- 1. Synthétisez votre solution, assurez vous que tout est correct.
- 2. Cliquez sur Export RTL (ou Solution/Export RTL). Laissez les options par défaut.
- 3. Attendez que la console affiche "Finished export RTL."

#### 3.2 Dans Vivado

1. Ajoutez un *IP Repository* (Tools/Settings/IP) pointant vers votre projet HLS (ex. C:/TEMP/3610\_4/matricule1\_matricule2/HLS/SobelLab4, figure 17)



FIGURE 17 – IP Repository avec Sobel

- 2. Ajoutez une instance de Sobel
- 3. Modifiez la configuration du PS (Zynq7 Processing System)
  - (a) Dans PS-PL configuration, activez les interfaces esclaves HP1 et HP2.
  - (b) Dans  $Clock\ configuration$ , activez  $FCLK\_CLK3$  à 100 MHz.
  - (c) Dans PS-PL configuration/General/Clock Resets, activez le reset FCLK RESET3 N.
- 4. Dans l'automatisation des connexions :
  - (a) Pour **S\_AXI\_HP1**, configurez son maître comme **sobel\_filter\_0/m\_axi\_gmem**, avec un *New AXI Smart Connect* comme interconnexion et sur FCLK CLK3.
  - (b) Faites la même chose pour **S\_AXI\_HP2**, mais en ayant **sobel\_filter\_0/m\_axi\_gmem2** comme maître (figure 18).
  - (c) Pour **s\_axi\_AXILiteS**, le connecter à **FCLK\_CLK0**, comme à la figure 19.




Figure 18 – Connexion des ports HP1 et 2



FIGURE 19 - Connexion AXI-Lite automatisée

5. Validez le design. Celui-ci devrait ressembler à la figure 20.




FIGURE 20 - Design final

- 6. Générez un nouveau bitstream.
- 7. Allez dans le dossier design\_1\_wrapper\_hw\_platform\_0 du SDK (C:/TEMP/1236547\_7654321/project\_1/project\_1.sdk/design\_1\_wrapper\_hw\_platform\_0) et supprimez le fichier design\_1\_wrapper.bit.
- 8. Exportez le design vers le SDK (en incluant le bitstream).

#### 3.3 Dans le SDK

- 1. Le SDK devrait vous mentionner que la plateforme a été mise à jour. Le fichier .bit que vous avez récement supprimer devrait avoir été recopié.
- 2. Validez que les paramètre du BSP sont toujours corrects. Notamment, vérifier que stdin/stdout sont toujours sur ps7 uart 1 (figure 21).




FIGURE 21 – stdin/out sur UART

3. Votre BSP mis à jour devrait maintenant contenir le fichier  $xsobel\_filter.h$ , qui contient un driver auto-généré vous permettant de configurer et de faire fonctionner votre filtre. Ce fichier devrait contenir les fonctions nécessaires pour initialiser, vérifier que le filtre est prêt, configurer les adresses d'entrée et de sortie de l'image (un cast de pointeur vers unsigned int sera nécessaire), démarrer le filtre et attendre la fin du traitement (par scrutation). Les paramètres nécessaires à l'initialisation de votre filtre devraient se retrouver dans le ficher xparameters.h.

### 4 Problèmes avec la mise à jour du SDK

Il arrive souvent et de manière pseudo-aléatoire que la mise à jour du bitstream pose problème/ne soit pas remarquée par le SDK. Si c'est le cas :

- 1. Fermez le SDK
- 2. Copiez le dossier project 1.sdk/Lab4/src en sécurité.
- 3. Supprimez le dossier project 1.sdk.
- 4. Refaites l'exportation vers le SDK (incluant le bitstream) dans Vivado.
- 5. Rouvrez le SDK, recréez le bsp et le projet Lab4.
- 6. Supprimez le nouveau project\_1.sdk/Lab4/src et remplacez le par vos sourcesé
- 7. Faites un clic droit sur le projet Lab4 (dans le SDK) et cliquez sur Refresh.

**Note :** cette procédure semble déplaisante, mais vous aurez probablement à la faire 3-4 fois durant le lab. Après la deuxième fois, on s'y fait et ça va beaucoup plus vite.

## 5 Mise à jour du filtre de Sobel

### 5.1 Dans Vivado HLS

1. Synthétisez votre solution, assurez vous que tout est correct.

- 2. Cliquez sur Export RTL (ou Solution/Export RTL). Laissez les options par défaut.
- 3. Attendez que la console affiche "Finished export RTL."

#### 5.2 Dans Vivado

 Vivado devrait afficher la notice IP Catalog is out of date (figure 22). Ne cliquez pas sur Refresh avant que Vivado HLS ait fini d'exporter le RTL ou les portes de l'enfer s'ouvriront sous vos pieds.<sup>5</sup>



Figure 22 - Notification d'IP out of date

- 2. Cliquez sur Refresh IP Catalog.
- 3. Cliquez sur *Upgrade Selected* (figure 23).




Figure 23 -

4. Regénérez le bitstream, ré-exportez vers le SDK. N'oubliez pas de supprimer le fichier .bit dans le sous-dossier de la plateforme matérielle du SDK pour être assurés d'avoir un bitstream à jour.

### Références

[1] AVNET, Zedboard HDMI Display Controller Tutorial, Version 1.3.

<sup>5.</sup> Ces portes peuvent être refermées en supprimant votre instance de sobel\_filter, en supprimant la référence à celui-ci dans l'IP Catalog (dans les paramètres) puis en remettant le projet dans le catalogue et en recréant une instance de sobel\_filter.