
Memoria CNT DAC

La entidad, es la encargada de proporcionar las señales de control de los dos DAC121S101 de la placa PmodDA1, los cuales van a proporcionan las tensiones de salida Vo1 y Vo2 a partir de los datos almacenados en las memorias dual port.

El DAC121S101 es un convertidor digital analógico de 12 bits con una interface serie que acepta diferentes protocolos . Para ello utiliza tres líneas de control: *Din* para introducir los bits del dato a convertir y *SCLK* y *SYNC* que sincronizan dicha transferencia.

Para una correcta operación, la transferencia de datos debe cumplir el cronograma de la imagen adjunta, nótese como en la entrada *DIN* se proporciona un nuevo valor coincidiendo con el flanco de subida de *SCLK*.



Las entradas y salidas de este apartado son las citadas a continuación ademas se especifica el tipo de dato que son y si son de entrada o de salida:

```
CLK: in std_logic;
RST: in std_logic;
DATO1: in std_logic_vector(7 downto 0);
DATO2: in std_logic_vector(7 downto 0);
DATO_OK: in std_logic;
SYNC: out std_logic;
SCLK: out std_logic;
D1: out std_logic;
D2: out std_logic;
```

Señales auxiliares utilizadas en el programa para poder realizar las interconexiones entre las distintas partes del los componentes:

```
signal D1BD
                : std logic vector(7 downto 0); -- señal aux salida biestable d de dato 1
                : std logic vector(7 downto 0); -- señal aux salida biestable d de dato 2
signal D2BD
  signal SCDATA : std logic vector(3 downto 0); --salida contador para miltiplexor
         signal CEC
                         : std logic; -- señal de CE "activacion" para contador
           signal O0
                          : std logic;
                                          -- Salida contador binario de 2 bits
                                          -- Salida contador binario de 2 bits
           signal Q1
                          : std logic;
                                          --Final de la cuenta del contador "0000"
      signal FinTX
                      : std logic;
signal Stado Rep : std logic; --señal Para indicar estado de reposo y resetear el contador
          signal RE CB : std logic;--Señal para resetear el contador binario
```

Declaración de la maquina de estados

```
type MEF is (REP, TX, R1, R2); signal std act, prox std: MEF;
```

En este apartado tal y como se ha dicho al principio se trata de enviar a las salidas la información almacenada dentro de la memorias pero para ello han de enviarse en formato serie y han de cumplir una restricciones de tiempo para que la recepción sea la correcta.

Se va a establecer para *SCLK* una frecuencia constante, fijando sus tiempos de nivel bajo (tL) y alto (tH) a 20 ns, valor mínimo que se puede conseguir, con una señal **CLK** de frecuencia 100 Mhz mediante un contador binario la que nos dividiría la frecuencia que para 100 Mhz nos deja 5ns en 2 veces quedando un tiempo de 20ns lo necesario para la practica.

También se han de respetar el orden de los datos ya que cada uno de ellos tiene un cometido dentro de lo que es el ejercicio a realizar.





Tabla con información importante sobre los tiempos que se han de respetar para su correcto funcionamiento

| Symbol | Parameter | Conductions | | Typical | Limits | Units (Limits) |
|---------------------|--|-------------------------------|-------------------------|---------|--------|-------------------|
| f _{SCLK} | SCLK Frequency | | | | 30 | MHz (max) |
| t _o | Output Voltage Settling Time (Note 10) | 400h to C00h code | C _L ≤ 200 pF | 8 | 10 | μs (max) |
| | | change, $R_L = 2k\Omega$ | C _L = 500 pF | 12 | | μs |
| | | 00Fh to FF0h code | C _L ≤ 200 pF | 8 | | μѕ |
| | | change, $R_L = 2k\Omega$ | C _L = 500 pF | 12 | | μs |
| SR | Output Slew Rate | | | 1 | | V/µs |
| | Glitch Impulse | Code change from 800h to 7FFh | | 12 | | nV-sec |
| | Digital Feedthrough | | | 0.5 | | nV-sec |
| t _{W∪} | Wake-Up Time | V _A = 5V | | 6 | | μs |
| | | V _A = 3V | | 39 | | μs |
| 1/f _{SCLK} | SCLK Cycle Time | | | | 33 | ns (min) |
| t _H | SCLK High time | | | 5 | 13 | ns (min) |
| t _L | SCLK Low Time | | | 5 | 13 | ns (min) |
| t _{SUCL} | Set-up Time SYNC to SCLK Rising Edge | | | -15 | o | ns (min) |
| t _{SUD} | Data Set-Up Time | | | 2.5 | 5 | ns (min) |
| t _{DHD} | Data Hold Time | | | 2.5 | 4.5 | ns (min) |
| t _{cs} | SCLK fall to rise of SYNC | V _A = 5V | | 0 | 3 | ns (min) |
| | | $V_A = 3V$ | | -2 | 1 | ns (min) |
| t _{SYNC} | SYNC High Time | 2.7 ≤ V _A ≤ 3.6 | | 9 | 20 | ns (min) |
| | | 3.6 ≤ V ₄ ≤ 5.5 | | 5 | 10 | ns (min) |

Los esquemas digitales presentados a continuación son los ideales para poder cumplir con las restricciones que presenta el ejercicio tanto temporales como de información, para ello con la información que disponemos se a optado por esta solución al problema presentado pudiendo haber mas soluciones posibles.


CIRCUITOS DIGITALES

biestable para almacenar dato 1 y dato 2: Este circuito se encarga de pasar y almacenar el contenido que hay en DATO1/2 para su posterior utilización, su funcionamiento es el básico de el biestable d, y el dato solo se puede almacenar cuando la señal DATO_OK esta activa a nivel alto lo que indica que hay un dato disponible. Este esquema se encuentra en las dos DATO1 y DATO2




Contador Binario:

Con este contador binario lo que buscamos es poder dividir la señal de salida del reloj de la placa pudiendo alcanzar las restricciones que se imponen en el circuito, dicho contador solo funcionara cuando la señal RST o RE_CB no estén reseteando su cuenta situación que se cumple cuando hemos de empezar a transmitir los datos, las salidas sirven para habilitar la cuenta del contador de el multiplexor de data1/2 y ademas Q1 tambien actúa como SCLK.




Contador multiplexores Data1 y Data 2:

Este circuito es el contador de 4 bits el cual se encarga de mandar un dato u otro del multiplexor, la señal de reset esta gobernada por el RST de la placa y también por el estado de reposo de la maquina de estado impidiendo así contar antes de que se incumplan las condiciones de reset, para poder aumentar la cuenta se ha de cumplir que las salidas del contador binario se encuentren a 1 y 0 respectivamente, esto para que solo se permita contar en determinadas situaciones especificadas en la practica, en cuanto a las salidas serán las encargadas de elegir las salidas del multiplexor de Dato1/2 ya que este esquema es valido para los dos multiplexores. Su recorrido es de forma decente.



Multiplexor Data1 y Data2:

El circuito descrito a continuación se basa en transformar la información que le llega en formato paralelo a formato serie gracias a los otros componentes pasa la información de forma ordenada y cumpliendo las restricciones de tiempos, A la salida de el biestable D se le han de concatenar las cadenas "0000" al principio y "0000" ya que para lo que se pide en la practica es necesario que contenga dicha información, mediante la salida del contador se han de seleccionar los bits que se han de transmitir a la salida D1/D2




Maquina de estados mealy:

En la maquina de estados que utilizamos para el circuito cumple las características de las maquinas explicadas en clase.

Apartado 1: Calcula el próximo estado a realizar empezando en el estado de reposo hasta que dato_ok pase a nivel alto, después de llegar a TX no cambia hasta que no termine la cuenta para después cambiar directamente mediante dos pasos intermedios (necesarios para cumplir las restricciones de tiempo) hasta llegar a reposo otra vez.

Apartado 2: Solo se encarga de moverse al apartado que le toca en cada pulso de reloj.

Apartado 3: En función del apartado en el que se encuentre sera necesario que se mande una señal u otra en este caso cuando nos encontremos en reposo o en tx pero dato_ok no este a cero aun entonces SYNC es 1 para el resto de casos es 0 por ello es una maquina de mealy.



Código Cnt dac

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity cnt dac is
 port (
  CLK
        : in std logic;
  RST : in std logic;
  DATO1 : in std logic vector(7 downto 0);
  DATO2 : in std logic vector(7 downto 0);
  DATO OK: in std logic;
  SYNC : out std logic;
  SCLK : out std logic;
        : out std logic;
  D1
        : out std logic);
  D2
end cnt dac;
architecture RTL of cnt dac is
                 : std logic vector(7 downto 0); -- señal aux salida biestable d de dato 1
 signal D1BD
                 : std_logic_vector(7 downto 0); -- señal aux salida biestable d de dato 2
 signal D2BD
 signal SCDATA : std logic vector(3 downto 0); --salida contador para miltiplexor
 signal CEC
               : std_logic; -- señal de CE "activación" para contador
                              -- Salida contador binario de 2 bits
 signal Q0
               : std logic;
 signal Q1
               : std logic;
                              -- Salida contador binario de 2 bits
 signal FinTX : std logic;
 signal Stado Rep : std logic;
 signal RE CB
                : std logic;
 --MAQUINA ESTADO
 type MEF is (REP, TX, R1, R2);
 signal std act, prox std: MEF;
begin -- RTL
 --Biestable data1
 process (CLK, RST) is
 begin
  if RST = '0' then
   D1BD \le (others => '0');
  elsif CLK'event and CLK = '1' then
   if DATO OK = '1' then
    D1BD(0) \le DATO1(0);
    D1BD(1) \le DATO1(1);
    D1BD(2) <= DATO1(2);
    D1BD(3) \le DATO1(3);
    D1BD(4) \le DATO1(4);
    D1BD(5) \le DATO1(5);
    D1BD(6) \le DATO1(6);
    D1BD(7) \le DATO1(7);
   end if;
```

```
end if:
end process;
--Biestable data2
process (CLK, RST) is
begin
 if RST = '0' then
  D2BD \le (others => '0');
 elsif CLK'event and CLK = '1' then
  if DATO OK = '1' then
   D2BD(0) \leq DATO2(0);
   D2BD(1) \le DATO2(1);
   D2BD(2) \leq DATO2(2);
   D2BD(3) \le DATO2(3);
   D2BD(4) \le DATO2(4);
   D2BD(5) \le DATO2(5);
   D2BD(6) \le DATO2(6);
   D2BD(7) \leq DATO2(7);
  end if;
 end if;
end process;
--miltiplexor de DATA1
process (D1BD, SCDATA) is
begin
 case SCDATA is
            when "0000" => D1 <= '0';
  when "0001" => D1 <= '0';
  when "0010" => D1 <= '0';
  when "0011" => D1 <= '0';
  when "0100" => D1 <= D1BD(0);
  when "0101" => D1 <= D1BD(1);
  when "0110" => D1 \le D1BD(2);
  when "0111" => D1 \le D1BD(3);
  when "1000" => D1 <= D1BD(4);
  when "1001" => D1 <= D1BD(5);
  when "1010" => D1 <= D1BD(6);
  when "1011" => D1 <= D1BD(7);
  when "1100" => D1 <= '0';
  when "1101" \Rightarrow D1 \iff '0';
  when "1110" \Rightarrow D1 \ll '0';
  when others \Rightarrow D1 \leq '0';
 end case;
end process;
--miltiplexor de DATA2
process (D2BD, SCDATA) is
begin
 case SCDATA is
            when "0000" => D2 <= '0';
  when "0001" => D2 <= '0';
  when "0010" => D2 <= '0';
```

```
when "0011" => D2 <= '0';
  when "0100" => D2 <= D2BD(0);
  when "0101" => D2 \le D2BD(1);
  when "0110" => D2 \le D2BD(2);
  when "0111" => D2 \le D2BD(3);
  when "1000" => D2 <= D2BD(4);
  when "1001" => D2 <= D2BD(5);
  when "1010" => D2 <= D2BD(6);
  when "1011" => D2 <= D2BD(7);
  when "1100" \Rightarrow D2 <= '0';
  when "1101" \Rightarrow D2 <= '0';
  when "1110" => D2 \le 0';
  when others \Rightarrow D2 \iff '0':
 end case;
end process;
--salida que contrala el CE del contador de los multiplexores
CEC \le '1' when Q0 = '1' and Q1 = '0' else '0';
SCLK \le Q1;
--contador para trasferir los datos del multiplexir 1 y 2 REPASAR
process (CLK, RST, Stado Rep) is
begin
      if RST = '0' then
        SCDATA \le (others => '0');
                                        --pone a 0 pero seria 1 preguntar
 elsif Stado Rep = '0' then
  SCDATA <= (others => '0'); --pone a 0 pero seria 1 preguntar
 elsif CLK'event and CLK = '1' then
  if CEC = '1' then
   if SCDATA = x"0" then
    SCDATA \le (others => '1');
     SCDATA <= std logic vector(unsigned(SCDATA)-1);
   end if:
  end if;
 end if;
end process;
--Contador binario para dividir la frecuencia del reloj a la mitad de la mitad
process (CLK, RST, RE CB) is
 variable cnt : std logic vector(1 downto 0);
begin
 if RST = '0' then
  cnt := (others \Rightarrow '0'):
  Q0 \le '0';
  Q1 \le '0';
 elsif RE CB = '0' then
  cnt := (others => '0');
  Q0 \le '0';
```

```
O1 \leq '0';
 elsif CLK'event and CLK = '1' then
  if cnt = "11" then
   cnt := (others => '0');
   Q0 \leq cnt(0);
   Q1 \leq cnt(1);
  else
   cnt := std logic vector(unsigned(cnt)+1);
   Q0 \leq cnt(0);
   Q1 \leq cnt(1);
  end if;
 end if:
end process;
--Parte 1 de la maquina de estaddos finitos
process (DATO OK, FinTX, std act) is
begin
 case std act is
  when REP =>
   if DATO OK = '1' then
     prox std \leq TX;
    else
     prox_std <= REP;</pre>
   end if;
  when Tx =>
   if FinTX = '1' then
     prox std \leq= R1;
    else
     prox std \leq TX;
   end if;
  when R1 \Rightarrow prox std \ll R2;
  when R2 \Rightarrow prox std \leq REP;
 end case;
end process;
--Parte 2 de la maquina de estados finitos
process (CLK, RST) is
begin -- process
 if RST = '0' then
                          -- asynchronous reset (active low)
  std act \leq REP;
 elsif CLK'event and CLK = '1' then -- rising clock edge
  std act <= prox std;
 end if;
end process;
--Parte 3 de la magina de estados finitos
process (std act, DATO OK) is
begin -- process
 case std act is
  when REP \Rightarrow SYNC \Leftarrow '1';
  when TX =>
```

```
if DATO OK = '0' then
      SYNC <= '0';
     else
      SYNC <= '1';
     end if;
   when R1 \Rightarrow SYNC \leq '0';
   when R2 \Rightarrow SYNC \ll 0';
  end case;
 end process;
 --FinTX comprueba si a llegado al final el contador
 FinTX \leq '1' when SCDATA = "0000" and std act = TX and Q1 = '1' else '0';
 --Señal extra para el reset del contador
 Stado_Rep <= '0' when std_act = REP else '1';
 --Reset contador binario
 RE_CB <= '0' when std_act = REP or DATO_OK = '1' else '1';
end RTL;
```

TestBench


Despues de ello realizamos el TestBench para verificar su correcto funcionamiento para ello creamos el archivo cnt_dac_tb en el cual implementamos toda la lógica necesaria para poder simular el comportamiento del componente.

El código TestBench con todos los datos seria el citado a continuación:

```
library ieee;
use ieee.std_logic_1164.all;
entity cnt dac th is
end entity cnt dac tb;
architecture for dac tb of cnt dac tb is
 -- component ports
 signal CLK : std logic := '1';
 signal RST : std logic;
 signal DATO1 : std_logic_vector(7 downto 0);
 signal DATO2 : std logic vector(7 downto 0);
 signal DATO_OK: std_logic;
 signal SYNC : std logic;
 signal SCLK : std logic;
 signal D1
           : std logic;
 signal D2
           : std logic;
begin -- architecture for dac tb
 -- component instantiation
 DUT: entity work.cnt dac
  port map (
   CLK \Rightarrow CLK,
   RST => RST,
   DATO1 \Rightarrow DATO1,
   DATO2 => DATO2,
   DATO OK => DATO OK,
   SYNC => SYNC,
   SCLK \Rightarrow SCLK
   D1 => D1.
   D2 \Rightarrow D2);
 -- clock generation
 Clk <= not Clk after 5 ns;
 rst <= '0', '1' after 50 ns;
 DATO1 \leq x''00'', x''A5'' after 100 ns;
 DATO2 \leq x"00", x"5A" after 120 ns;
 DATO OK <= '0', '1' after 200 ns, '0' after 220 ns;
end architecture for dac tb;
```

Simulación Funcional


Diagrama funcional del circuito implantado y testeado con el código de pruebas.



Una vez analizados los datos obtenidos de las gráficas y comparados con los de la practica si los resultados son satisfactorios podemos continuar con el siguiente paso.

Simulación Funcional

Diagrama temporal del circuito implantado y testeado con el código de pruebas.



Una vez Obtenidos las simulaciones temporales del circuito hemos de comprobar que el sistema funciona correctamente teniendo en cuenta los retardos que no se contaban en la simulación temporal, si cumple con estos estos requisitos el modulo esta terminado.

Recursos Utilizados

| Slice Logic Utilization | Used | Ava | | Utilization | |
|---|------|------|--------|-------------|--|
| Number of Slice Registers | | 8 | 54,576 | 1,00% | |
| Number used as Flip Flops | | 8 | | | |
| Number used as Latches | | 0 | | | |
| Number used as Latch-thrus | | 0 | | | |
| Number used as AND/OR logics | | 0 | | | |
| Number of Slice LUTs | | 15 | 27,288 | 1,00% | |
| Number used as logic | | 15 | 27,288 | 1,00% | |
| Number using O6 output only | | 12 | | | |
| Number using O5 output only | | 0 | | | |
| Number using O5 and O6 | | 3 | | | |
| Number used as ROM | | 0 | | | |
| Number used as Memory | | 0 | 6,408 | 0,00% | |
| Number of occupied Slices | | 7 | 6,822 | 1,00% | |
| Number of MUXCYs used | | 0 | 13,644 | 0,00% | |
| Number of LUT Flip Flop pairs used | | 15 | | - | |
| Number with an unused Flip Flop | | 9 | 15 | 60,00% | |
| Number with an unused LUT | | 0 | 15 | 0,00% | |
| Number of fully used LUT-FF pairs | | 6 | 15 | 40,00% | |
| Number of unique control sets | | 3 | | , | |
| Number of slice register sites lost | | | | | |
| to control set restrictions | | 16 | 54,576 | 1,00% | |
| Number of bonded IOBs | | 23 | 218 | 10,00% | |
| IOB Flip Flops | | 16 | | , | |
| Number of RAMB16BWERs | | 0 | 116 | 0,00% | |
| Number of RAMB8BWERs | | 0 | 232 | 0,00% | |
| Number of BUFIO2/BUFIO2_2CLKs | | 0 | 32 | 0,00% | |
| Number of BUFIO2FB/BUFIO2FB 2CLKs | | 0 | 32 | 0,00% | |
| Number of BUFG/BUFGMUXs | | 1 | 16 | 6,00% | |
| Number used as BUFGs | | 1 | | , | |
| Number used as BUFGMUX | | 0 | | | |
| Number of DCM/DCM CLKGENs | | 0 | 8 | 0,00% | |
| Number of ILOGIC2/ISERDES2s | | 16 | 376 | 4,00% | |
| Number used as ILOGIC2s | | 16 | | ., | |
| Number used as ISERDES2s | | 0 | | | |
| Number of IODELAY2/IODRP2/IODRP2 MCBs | | 0 | 376 | 0,00% | |
| Number of OLOGIC2/OSERDES2s | | 0 | 376 | 0,00% | |
| Number of BSCANs | | 0 | 4 | 0,00% | |
| Number of BUFHs | | 0 | 256 | 0,00% | |
| Number of BUFPLLs | | 0 | 8 | 0,00% | |
| Number of BUFPLL_MCBs | | 0 | 4 | 0,00% | |
| Number of DSP48A1s | | 0 | 58 | 0,00% | |
| Number of ICAPs | | 0 | 1 | 0,00% | |
| Number of MCBs | | 0 | 2 | 0,00% | |
| Number of PCILOGICSEs | | 0 | 2 | 0,00% | |
| Number of PLL ADVs | | 0 | 4 | 0,00% | |
| Number of PMVs | | 0 | 1 | 0,00% | |
| Number of STARTUPs | | 0 | 1 | 0,00% | |
| | | 0 | | 0,00% | |
| Number of SUSPEND_SYNCs Average Fanout of Non Clock Nets | | - | 1 | 0,00% | |
| Average Fanout of Non-Clock Nets | | 2,06 | | | |

Verificación de Funcionamiento mediante el Componente DAC121S101.vvvhd

Una vez completados los pasos anteriores se ha de verificar que el funcionamiento es el correcto y para ello se ha de probar el funcionamiento de cnt_dac con DAC121S101.vvvhd teniendo en cuenta que este complemento ha de estar por duplicado, una vez incorporado en el programa se han de repetir los pasos para verificar que tanto la funcional como la temporal funcionan correctamente.

Para ello hemos de incorporar en el archivo testbench los componentes de la forma descrita a continuación

```
T1 : entity work.DAC121S101

port map (

SYNC => SYNC,

SCLK => SCLK,

DIN => D2);

T2 : entity work.DAC121S101

port map (

SYNC => SYNC,


SYNC => SYNC,

SCLK => SCLK,

DIN => D1);
```

La señal de salida no se incluye ya que no queremos sacarla ahora mismo si no solo comprobar si funciona correctamente por lo que no es necesario incluirla.

Una vez realizado dicho paso el esquema de simulación tendrá que quedar de la siguiente manera.




Después procedemos a realizar la simulación temporal y funcional con los nuevos componentes para así poder verificar que su funcionamiento es el correcto, en caso de que las restricciones de tiempo o de funcionamiento no se cumplan el nuevo componente muestra por pantalla un mensaje avisando del error.

Simulación Funcional



Simulación Temporal



Resultados de las simulación Temporal

Running: fuse.exe -relaunch -intstyle "ise" -incremental -lib "secureip" -o

"C:/Users/pedro/GIC/PracticaLibre/Practica/cnt dac tb isim par.exe" -prj

"C:/Users/pedro/GIC/PracticaLibre/Practica/cnt_dac_tb_par.prj" "work.cnt_dac_tb"

ISim P.20131013 (signature 0x7708f090)

Number of CPUs detected in this system: 2

Turning on mult-threading, number of parallel sub-compilation jobs: 4

Determining compilation order of HDL files

Parsing VHDL file "C:/Users/pedro/GIC/PracticaLibre/Practica/../Souce/DAC121S101.vvvhd" into library work

Parsing VHDL file "C:/Users/pedro/GIC/PracticaLibre/Practica/netgen/par/cnt_dac_timesim.vhd" into library work

Parsing VHDL file "C:/Users/pedro/GIC/PracticaLibre/Practica/../Souce/cnt_dac_tb.vhd" into library work

Starting static elaboration

Completed static elaboration

Compiling package standard

Compiling package std_logic_1164

Compiling package textio

Compiling package vital timing

Compiling package vcomponents

Compiling package vital primitives

Compiling package vpackage

Compiling package numeric std

Compiling architecture x_ckbuf_v of entity X_CKBUF [\X_CKBUF(true,true,"UNPLACED",(0...]

Compiling architecture x obuf v of entity X OBUF [\X OBUF (true,true,"DONT CARE",12...]

Compiling architecture x buf v of entity X BUF [\X BUF(true,true,"UNPLACED",(0,0...]

Compiling architecture x inv v of entity X INV [\X INV(true,true,"PAD222",(0,0),...]

Compiling architecture x ff v of entity X FF [\X FF(true,true,true,true,"UNPLACED",...]

Compiling architecture x mux2 v of entity X MUX2 [\X MUX2(true,true,"UNPLACED",(0,...]

Compiling architecture x zero v of entity X ZERO [\X ZERO("UNPLACED")(1,8)\]

Compiling architecture x lut6 v of entity X LUT6 [\X LUT6(true,true,"UNPLACED",(0,...]

Compiling architecture x lut5 v of entity X LUT5 [\X LUT5(true,true,"UNPLACED",(0,...]

Compiling architecture x one v of entity X ONE [\X ONE("UNPLACED")(1,8) $\$]

Compiling architecture x roc v of entity X ROC [\X ROC("UNPLACED",100000,"*")(1,...]

Compiling architecture x toc v of entity X TOC [\X TOC("UNPLACED",0,"*")(1,8,1,1...]

Compiling architecture structure of entity cnt dac [cnt dac default]

Compiling architecture rtl of entity DAC121S101 [dac121s101 default]

Compiling architecture for dac th of entity cnt dac th

Time Resolution for simulation is 1ps.

Waiting for 15 sub-compilation(s) to finish...

Compiled 211 VHDL Units

Built simulation executable C:/Users/pedro/GIC/PracticaLibre/Practica/cnt dac tb isim par.exe

Fuse Memory Usage: 79716 KB Fuse CPU Usage: 2729 ms

Una vez comprobado que el circuito funciona y que se cumplen las restricciones tanto temporales como de diseño podemos dar por concluido este apartado.