Le PDP-11 de DEC est un ordinateur à 16 bits, dont les caractéristiques et les performances sont typiques des mini-ordinateurs. Les mini-ordinateurs sont largement utilisés dans des applications variées : contrôleurs de télécommunication, systèmes graphiques, station de travail, contrôle de processus industriel, etc.




Fig.12. Organisation d'un système PDP-11

Le PDP-11 comprend une unité centrale, une mémoire principale et diverses unités d'entrée et de sortie interconnectés par un bus : l'Unibus. Le PDP-11 ne dispose pas de processeurs d'E/S, mais simplement d'unités spécialisées d'E/S fonctionnant sous contrôle plus ou moins fort de l'UC.

L'Unibus est une structure d'interconnexion permettant à deux éléments qu'il relie de s'échanger des informations. Par exemple, l'UC peut communiquer en lecture de données avec la mémoire, le contrôleur de disque peut transmettre une information vers la mémoire centrale, un terminal écran peut recevoir des informations en provenance de l'UC ou du disque.

A un instant donné, il ne peut y avoir qu'une seule communication à la fois sut l'Unibus. Le temps moyen de passage d'une paire d'éléments qui communiquent à une autre paire d'éléments qui vont eux-mêmes communiquer est d'environ 400 ns. Le fait que l'Unibus il ne puisse y avoir qu'une communication à la fois est un concept technique simple de mise en œuvre mais il faut savoir qu'il comporte quelques inconvénients. Un gestionnaire du bus, l'*arbitre du bus*, réalise l'allocation du bus au demandeur prioritaire parmi les différents demandeurs. Chaque unité connectée au bus dispose d'une priorité.

Sur le PDP-11, l'unité élémentaire d'information adressable est l'octet; cependant le mot machine de base est sur 16 bits (voir figure *Fig.13*.).

Le PDP-11 dispose de huit registres généraux de 16 bits et, en option, de six registres de 64 bits qui sont associés aux calculs en virgule flottante (voir figure *Fig.14.*). Les registres R0 à R5 sont d'usage général, R6 et R7 sont respectivement le pointeur de pile et le compteur ordinal. Le compteur ordinal contient l'adresse de la prochaine instruction à exécuter; après chaque de recherche de l'instruction, il sera incrémenté automatiquement de deux unités. La valeur de l'incrément est de 2

plutôt que de 1, parce que le mot machine est sur 16 bits et que chaque mot est enregistré en mémoire aux adresses paires. L'adressage de type mot est de ce fait toujours pair.




Fig.13. Structuration des adresses mémoires du PDP-11.





Fig.14. Les registres de la couche traditionnelle du PDP-11.

1. Format des instructions

Un programme de la couche machine traditionnelle est constitué d'une suite d'instructions rangées en mémoire centrale. Chaque instruction correspond à l'exécution d'un traitement par l'UC. Une instruction comprend en général plusieurs champs. Le champ le plus important est le code opération qui indique à l'UC l'opération à entreprendre. Les autres champs contiennent ou spécifient les données ou opérandes nécessaires à l'exécution de l'instruction.

Les formats des instructions du PDP-11 sont sophistiqués, La figure *Fig.15*. illustre les principaux formats des instructions. Les instructions sont codées sur 16 bits ; certaines sur 32 ou 48 bits mais sont formées d'une instruction de 16 bits suivie d'un ou deux mots d'information. Le PDP-11 met en œuvre un jeu d'instructions à code opération expansif. En effet, si les bits 12 à 14 de l'instruction valent 001 à 110, l'instruction est alors une instruction à deux opérandes (source et destination) ; dans le cas contraire, les 7, 8, 9, 10, 12 ou 13 bits les plus à gauche (voire les 16 bits de l'instruction) constituent le code opération de l'instruction. Les champs source et destination sont composés chacun de deux champs de trois bits : l'un précisant le mode d'adressage et l'autre indique un registre parmi les huit registres généraux.



vv			Format:	0000 0000 1	O vvv rrr		
XX	ICD		XXX	0000 0000 1	O AXX III		
00	JSR	Saut au sous programme		DTC	Datama da sana manamana		
01 10		Voir groupe 6	000 010	RTS (SPL)	Retour de sous-programme		
10	(CSM)	Voir groupe 6 Appel au superviseur	010	(SPL)	Mise à 1 niveau de priorité		
11	(CSWI)	Apper au superviseur					
C	4 1 /	4. 401.4			ration 16 bits		
	e 4, code ope i - 0000 0000 2	ration 10 bits		0000 0000 0	000 0xxx		
XX	0000 0000 2	ax dddddd	XXX				
			000	HALT	Halte		
00		Voir groupe 7	001	WAIT	Attente		
01	JMP	Saut	010	RTI	Retour s/prog. interruption		
10 11	SWAB	Voir groupe 8 Echange d'octets	011 100	BPT IOT	Point d'arrêt Trap d'E/S		
11	SWAD	Echange d'octets	100	RESET	Initialisation		
			110	(RTT)	Retour de trap		
C	5 1 <i>(</i>	4. 401.4	110	(111)	retour de trap		
	e 5, code ope i 0000 101 xx	ration 10 bits	Crouno	10 ands on	ánation 7 hita		
XXX	0000 101 XX	x dddddd		0111 xxx rrr	ération 7 bits		
			XXX	0111 AAA 111	ddddd		
000	CLR	Mise à O		() (T.IT.)	A fine de la companya		
001	COM	Complément à 1	000	(MUL)	Multiplication		
010 011	INC DEC	Incrémenter Décrementer	001 010	(DIV) (ASH)	Division Décalage arithmétique		
100	NEG	Complément à 2	010	(ASHC)	Décalage arithmétique combiné		
101	ADC	Addition avec retenue	100	(XOR)	Ou exclusif		
110	SBC	Soustraction avec retenue	111	(SOB)	Soustraire et brancher		
111	TST	Test		()			
~	Groupe 6, code opération 10 bits			Groupe 11, code opération 8 bits Format: 1000 0xxx kkkk kkkk			
Groupe	e 6. code opéi			1000 0xxx k	kkk kkkk		
	e 6, code opé i 0000 110 xx						
			Format:				
Format: xxx	0000 110 xx	x dddddd	xxx 000	BPL	Branchement si >0		
Format: xxx 000	0000 110 xx ROR	x dddddd Rotation 1 bit à droite	000 001	BPL BMI	Banchement si >0		
Format: xxx 000 001	0000 110 xx ROR ROL	x dddddd Rotation 1 bit à droite Rotation 1 bit à gauche	000 001 010	BPL BMI BHI	Banchement si >0 Branchement octet poids fort		
Format: xxx 000	0000 110 xx ROR	x dddddd Rotation 1 bit à droite	000 001 010 011	BPL BMI BHI BLOS	Banchement si >0 Branchement octet poids fort Branchement octet poids faible		
Format: xxx 000 001 010	ROR ROL ASR	x dddddd Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite	000 001 010 011 100	BPL BMI BHI BLOS BVC	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0		
Format: xxx 000 001 010 011 100 101	ROR ROL ASR ASL	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, dddddd=pointeur Déplacement à partir d'un espace	000 001 010 011 100 101	BPL BMI BHI BLOS BVC BVS	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1		
Format: xxx 000 001 010 011 100 101 110	ROR ROL ASR ASL (MARK) (MFPI) (MTPI)	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, dddddd=pointeur Déplacement à partir d'un espace Déplacement d'un espace	xxx 000 001 010 011 100 101 110	BPL BMI BHI BLOS BVC BVS BCC	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1 Branchement si carry =0		
Format: xxx 000 001 010 011 100 101	ROR ROL ASR ASL (MARK) (MFPI)	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, dddddd=pointeur Déplacement à partir d'un espace	000 001 010 011 100 101	BPL BMI BHI BLOS BVC BVS	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1		
Format: xxx 000 001 010 011 100 101 110	ROR ROL ASR ASL (MARK) (MFPI) (MTPI)	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, dddddd=pointeur Déplacement à partir d'un espace Déplacement d'un espace	xxx 000 001 010 011 100 101 110	BPL BMI BHI BLOS BVC BVS BCC	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1 Branchement si carry =0		
Format: xxx 000 001 010 011 100 101 110 111	ROR ROL ASR ASL (MARK) (MFPI) (MTPI) (SXT)	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, ddddd=pointeur Déplacement à partir d'un espace Déplacement d'un espace Extension de signe	xxx 000 001 010 011 100 101 110 111	BPL BMI BHI BLOS BVC BVS BCC BCS	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1 Branchement si carry =0 Branchement si carry =1		
Format: xxx 000 001 010 011 100 101 110 111	ROR ROL ASR ASL (MARK) (MFPI) (MTPI) (SXT)	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, ddddd=pointeur Déplacement à partir d'un espace Déplacement d'un espace Extension de signe	xxx 000 001 010 011 100 101 110 111 Groupe	BPL BMI BHI BLOS BVC BVS BCC BCS	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1 Branchement si carry =0 Branchement si carry =1		
Format: xxx 000 001 010 011 100 101 110 111	ROR ROL ASR ASL (MARK) (MFPI) (MTPI) (SXT)	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, ddddd=pointeur Déplacement à partir d'un espace Déplacement d'un espace Extension de signe	xxx 000 001 010 011 100 101 110 111 Groupe Format:	BPL BMI BHI BLOS BVC BVS BCC BCS	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1 Branchement si carry =0 Branchement si carry =1		
Format: xxx 000 001 010 011 100 101 110 111 Groupe Format:	ROR ROL ASR ASL (MARK) (MFPI) (MTPI) (SXT)	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, ddddd=pointeur Déplacement à partir d'un espace Déplacement d'un espace Extension de signe	xxx 000 001 010 011 100 101 110 111 Groupe	BPL BMI BHI BLOS BVC BVS BCC BCS	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1 Branchement si carry =0 Branchement si carry =1		
Format: xxx 000 001 010 011 100 101 110 111 Groupe Format: xx 00 01	ROR ROL ASR ASL (MARK) (MFPI) (MTPI) (SXT) 27, code opér 0000 0000 0	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, ddddd=pointeur Déplacement à partir d'un espace Déplacement d'un espace Extension de signe ration 12 bits 0 xx cccc Voir groupe 9 Inutilisé	xxx 000 001 010 011 100 101 110 111 Groupe Format: xxx 000	BPL BMI BHI BLOS BVC BVS BCC BCS 12, code op 1000 101 xx	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1 Branchement si carry =0 Branchement si carry =1 ération 10 bits x dddddd Mise à O		
Format: xxx 000 001 010 011 100 101 110 111 Groupe Format: xx 00 01 10	ROR ROL ASR ASL (MARK) (MFPI) (SXT) 7, code opér 0000 0000 0	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, ddddd=pointeur Déplacement à partir d'un espace Déplacement d'un espace Extension de signe ration 12 bits 0 xx cccc Voir groupe 9 Inutilisé Mise à 0 registre condition	xxx 000 001 010 011 100 101 110 111 Groupe Format: xxx 000 001	BPL BMI BHI BLOS BVC BVS BCC BCS 12, code op 1000 101 xx CLRB COMB	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1 Branchement si carry =0 Branchement si carry =1 ération 10 bits ax dddddd Mise à O Complément à 1		
Format: xxx 000 001 010 011 100 101 110 111 Groupe Format: xx 00 01	ROR ROL ASR ASL (MARK) (MFPI) (MTPI) (SXT) 27, code opér 0000 0000 0	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, ddddd=pointeur Déplacement à partir d'un espace Déplacement d'un espace Extension de signe ration 12 bits 0 xx cccc Voir groupe 9 Inutilisé	xxx 000 001 010 011 100 101 110 111 Groupe Format: xxx 000 001 010	BPL BMI BHI BLOS BVC BVS BCC BCS 12, code op 1000 101 xx CLRB COMB INCB	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1 Branchement si carry =0 Branchement si carry =1 ération 10 bits x dddddd Mise à O Complément à 1 Incrémenter		
Format: xxx 000 001 010 011 100 101 110 111 Groupe Format: xx 00 01 10	ROR ROL ASR ASL (MARK) (MFPI) (SXT) 7, code opér 0000 0000 0	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, ddddd=pointeur Déplacement à partir d'un espace Déplacement d'un espace Extension de signe ration 12 bits 0 xx cccc Voir groupe 9 Inutilisé Mise à 0 registre condition	xxx 000 001 010 011 100 101 110 111 Groupe Format: xxx 000 001 010 011	BPL BMI BHI BLOS BVC BVS BCC BCS 12, code op 1000 101 xx CLRB COMB INCB DECB	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1 Branchement si carry =0 Branchement si carry =1 ération 10 bits x dddddd Mise à O Complément à 1 Incrémenter Décrementer		
Format: xxx 000 001 010 011 100 111	ROR ROL ASR ASL (MARK) (MFPI) (MTPI) (SXT) 7, code opér 0000 0000 0	Rotation 1 bit à droite Rotation 1 bit à gauche Décalage arithmétique 1 bit à droite Décalage arithmétique 1 bit à gauche Effacement pile, ddddd=pointeur Déplacement à partir d'un espace Déplacement d'un espace Extension de signe ration 12 bits 0 xx cccc Voir groupe 9 Inutilisé Mise à 0 registre condition	xxx 000 001 010 011 100 101 110 111 Groupe Format: xxx 000 001 010	BPL BMI BHI BLOS BVC BVS BCC BCS 12, code op 1000 101 xx CLRB COMB INCB	Banchement si >0 Branchement octet poids fort Branchement octet poids faible Branchement si overflow =0 Branchement si overflow =1 Branchement si carry =0 Branchement si carry =1 ération 10 bits x dddddd Mise à O Complément à 1 Incrémenter		

	110	O SBCB Soustraction avec retenue		010	ASRB	Décalage arithmétique 1 bit à droite
	111	TSTB	Test	011	ASLB	Décalage arithmétique 1 bit à gauche
				100		Inutilisé
	Groupe 13, code opération 10 bits			101	(MFPD)	Déplacement à partir d'un espace
Format: 1000 110 xxx dddddd				110	(MTPD)	Déplacement d'un espace
	XXX	1000 110 XX	v dadda	111		Inutilisé
	000	RORB	Rotation 1 bit à droite			
	001	ROLB	Rotation 1 bit à gauche			
Notes:		SSSSSS	Spécifie la source			
		dddddd	Spécifie la destination			
		rrr	Spécifie un registre			
		X	Spécifie un code opération	n		
		kkkkkkk Spécifie une constante		ı un offset		
		ccc	Spécifie un code condition	n		

Fig.16. Jeu d'instructions du PDP-11

2. Les modes d'adressage du PDP11

Le PDP11 offre un large éventail de modes d'adressage élaboré selon le principe que le mode d'adressage est intégré dans le champ adresse. Chaque instruction contient un sous champ spécifiant le mode d'adressage. La figure ci-dessus *Fig.17*. montre le format des instructions typiques à deux opérandes du PDP11.

Chaque champ opérande comprend trois bits spécifiant le mode d'adressage (mode source, mode destination) et trois bits définissant le nom du registre. Toutes les instructions du PDP-11 sont codées sur 16 bits. Dans certains cas, un ou deux mots supplémentaires sont ajoutés à l'instruction et sont considérés comme parties intégrantes de l'instruction.




Fig. 17. Format des instructions typiques à deux opérandes du PDP-11.

Sur le PDP 11, le registre R7 est le compteur ordinal CO, il est incrémenté de deux unités après chaque cycle de "recherche instruction" en mémoire avant l'exécution effective de l'instruction.

Les différents modes d'adressages du PDP 11 sont illustrés par le tableau ci-dessous:

Mode	Nom de la technique	Localisation de l'opérande		
0	L'adressage par registre	L'opérande est dans le registre R.		
1	Indirect par registre	Le registre R contient le pointeur vers l'opérande.		
2	Auto-incrémentation	Le contenu du registre R est utilisé comme pointeur vers l'opérande. Après la recherche de l'opérande, le registre R est incrémenté de 1 pour les instructions de type octet et de 2 pour les instructions de type mot.		
3	Auto-incrémentation indirect	Le mot mémoire qui contient le pointeur mémoire de l'opérande est adressé par le registre R. puis le registre R est incrémenté de 1 ou de 2.		
4	Auto-décrémentation	Le registre R est décrémenté de 1 ou de 2, la nouvelle valeur de R est alors utilisée comme pointeur vers l'opérande.		
5	Auto-décrémentation indirect	Le registre R est décrémenté de 1 ou de 2, la nouvelle valeur de R est utilisée comme adresse d'un mot mémoire contenant le pointeur de l'opérande.		
6	Indexé	L'adresse de l'opérande est obtenue en additionnant le contenu du registre R (d'index) et une constante d'indexation codée sur 16 bits en complément a deux situé dans le mot mémoire suivant l'instruction. En mode 6 et 7, le CO est incrémenté de 2 après que l'opérande soit chargé dans l'UC.		
7	Indexé indirect	L'adresse du mot mémoire contenant un pointeur vers l'opérande est obtenue en additionnant le contenue du registre R avec la constante d'indexation qui suit l'instruction.		

Remarques:

- 1. Les modes 6 et 7 exigent une constante d'indexation codée sur 16 bits.
- 2. Si les modes 2 et 3 sont utilisés avec le registre R7 (CO) leur fonctionnement est le suivant : tout d'abord, l'instruction est chargée dans l'UC (cycle de recherche) puis le registre R7 est incrémenté de deux unités. Avec ces modes, R7 est utilisé comme pointeur soit vers la donnée (mode 2) soit vers l'adresse d'une donnée (mode 3). Dans les deux cas le mot mémoire pointé par R7 est celui qui suit l'instruction en cours. Une fois, ce mot est chargé dans l'UC, R7 est incrémenté à nouveau de 2. Cette façon de procéder permet d'utiliser le mot qui suit l'instruction comme donnée du programme. En mode 2, cette donnée est l'opérande (mode adressage immédiat). En mode 3, cette donnée est l'adresse de l'opérande (mode adressage direct).
- 3. Si les champs source et destination exigent chacun un mot supplémentaire selon leurs modes d'adressage respectif, le premier mot qui suit l'instruction est toujours associé au champ source.

4. le PDP11 offre une forme d'adressage appelé "auto relatif" ou "indépendant de la position mémoire" quand le mode 6 est utilisé avec le registre R7, dans ce cas l'adresse de l'opérande est obtenue par addition de la constante d'indexation qui suit l'instruction et du contenu du R7. L'opérande ce trouve donc à une adresse relative à la position courante du CO (à une certaine distance en avant ou en arrière de l'instruction elle même). Le déplacement du programme dans la mémoire ne pose aucun problème dans ce cas.

Exemple:

Pour mettre en évidence les modes d'adressage du PDP-11, considérons l'instruction MOV de la figure *Fig.18*. Cette instruction a pour effet de transférer le contenu de l'opérande *Source* dans le registre *R4*. Le tableau de la figure *Fig.19*. présente les variantes possibles de cette instruction pour divers "modes sources" et "registres sources".




Fig. 18. L' instructions MOV du PDP-11qui transfère un mot dans R4.

Mode	Registre Source					
Source	$R = 0 \longrightarrow 5$	R = 6	R = 7			
0	Transfert de R dans R4. Ex: MOV R3, R4	Transfert du pointeur de pile dans R4. Ex: MOV SP, R4	Transfert du CO dans R4. Ex: MOV PC, R4			
1	Transfert du mot mémoire pointé par R dans R4. Ex: MOV *R3, R4	Transfert du mot de sommet de pile dans R4, sans l'effacer. Ex: MOV *SP, R4	Transfert de K dans R4; le CO n'est pas incrémenté. K est l'instruction suivante. Ex: MOV *PC, R4			
2	Transfert du mot mémoire pointé par R dans R4 et incrémenter R de 2. Ex: MOV (R3)+, R4	Transfert du mot du sommet de pile dans R4, avec effacement (POP). Ex: MOV (SP)+, R4	Charger K dans R4; le CO est incrémenté de 2. (mode immédiat). Ex: MOV \$24, R4			
3	Charger dans R4 le mot mémoire pointé par R en mode indirect et incrémenter R de 2. Ex: MOV *(R3)+, R4	POP l'adresse de l'opérande source de la pile et charger l'opérande dans R4. Ex: MOV *(SP)+, R4	Charger R4 avec le mémoire d'adresse K (mode indirect). Ex: MOV *\$24, R4			
4	Décrémenter R de 2 et charger R4 avec le mot pointé par R. Ex: MOV -(R3), R4	R6 n'est pas une source, mais une destination utilisée avec PUSH. Ex: MOV \$6, -(SP)	Inutilisé, pour cause de boucle infinie.			
5	Décrémenter R de 2 et charger R4 en mode indirect avec le mot pointé par R. Ex: MOV *-(R3), R4	Inutilisé.	Inutilisé, pour cause de boucle infinie.			
6	Charger dans R4 le mot mémoire d'adresse: C(R)+K (mode indexé). Ex: MOV 24(R3), R4	Charger R4 avec le mot situé à K/2 mots sous le sommet de pile. Ex: MOV 24(SP), R4	Charger R4 avec le mot situé à K/2 mots de l'instruction (adressage auto-relatif). Ex: MOV X, R4			
7	Charger dans R4 le mot mémoire pointé par celui d'adresse: C(R)+K (mode indirect+indexé). Ex: MOV *24(R3), R4	Charger R4 avec le mot dont l'adresse est situé à K/2 mots sous le sommet de pile. Ex: MOV *24(SP), R4	Charger R4 avec le mot mémoire pointé par le mot situé à K/2 mots de l'instruction. Ex: MOV *X, R4			

- R: Signifie le nom du registre,
- C(R): le contenu du registre R,
- \$: Signifie un opérande immédiat,
- *: Signifie l'indirection,
- Dans les cas 6 et 7 avec R7, l'assembleur calcule la valeur appropriée de la constante pour adresser X.

Fig.19. Variantes de l'instruction MOV pour diverses sources et registres.

Remarques:

- 1- Le mode 6 avec le registre R7 peut être remplacé par le mode 3 associé au registre R7; dans ce cas la mémoire peut être adressée soit de façon auto relative, soit de façon directe.
- 2- Le mode 1 avec R6 fait référence au mot du sommet de pile en tant que source ou destination sans toutefois l'effacer de la pile, tandis que le mode 2 avec R6 lui, l'efface.

Exemple:

Comme les modes source et destination sont complètement indépendants, un même code opération peut se rapporter à des instructions complètement différentes. Par exemple l'instruction ADD peut être utilisée de différentes façons pour (les chiffres entre parenthèses dans l'exemple ci-dessus désignent le mode source et destination associés à l'instruction) :

•	ADD un registre avec un registre	(0, 0)
•	ADD un registre avec un mot mémoire	(0, 6)
•	ADD un mot mémoire avec un registre	(6, 0)
•	ADD un mot mémoire avec un mot mémoire	(6, 6)
•	POP un mot de la pile et ADD ce mot avec un registre	(2, 0)
•	POP un mot de la pile et ADD ce mot avec un mot mémoire	(2, 6)
•	ADD un opérande immédiat avec un registre	(2, 0)
•	ADD un opérande immédiat avec un mot mémoire	(2, 6)
•	ADD un opérande immédiat au mot sommet de pile	(2, 1)
•	ADD un registre au mot sommet de pile	(0, 1)
•	ADD un mot mémoire au mot sommet de pile	(6, 1)
•	ADD un mot mémoire à une adresse indirecte	(6, 7)
•	ADD un registre à une adresse indirecte	(0, 7)
•	ADD un opérande immédiat à une adresse indirecte	(2, 7)