

Задачи дискретной оптимизации в проектировании микроэлектроники

Шеблаев Михаил Владимирович

Благодарность за использованные слайды:
д.т.н. Соловьев Роман Александрович

Цифровая ИС с точки зрения математика

Первое приближение – схема из функциональных элементов.

- уточняем базис
- дополняем обратными связями до структурного КА
- специфические требования к функциям
- инженерные особенности
- технологические нюансы

Разновидности цифровых ИС

Достоинства и недостатки



	Площадь	Быстродействие	Мощность	Время проектирования	Адаптируемость
Custom	+	+	+	-	-
Std. cell					
FPGA	-	-	-	+	+

Стили проектирования цифровых ИС

Некоторые из наиболее распространенных стилей проектирования цифровых СБИС включают в себя:

- **Малый размер и низкое энергопотребление (Small Size/Low Power):** Этот стиль проектирования придерживается принципа минимизации размера и потребления энергии. В него входят техники, такие как оптимизация площади, использование низкопотребляющих элементов, управление энергопотреблением на уровне системы и др. Он особенно важен для мобильных устройств, сенсорных сетей и других приложений с ограниченным источником питания.
- **Высокая производительность (High Performance):** Этот стиль проектирования направлен на достижение максимальной производительности СБИС. Включает в себя оптимизацию работы на высоких тактовых частотах, использование параллелизма и высокоскоростных интерфейсов, таких как PCI Express и DDR, а также оптимизацию алгоритмов и архитектур.
- **Масштабируемость и переносимость (Scalability and Portability):** Этот стиль проектирования учитывает возможность масштабирования системы, чтобы она могла эффективно функционировать на разных уровнях интеграции и уровнях производительности. Включает в себя модульность, переиспользование компонентов, использование стандартизированных интерфейсов и протоколов, чтобы облегчить интеграцию в различные системы. Используются абстракции и высокоуровневые языки описания аппаратуры (HDL), таких как VHDL или Verilog, чтобы облегчить повторное использование и переносимость дизайна.
- **Надежность и безопасность (Reliability/Security):** Этот стиль проектирования уделяет особое внимание аспектам надежности и безопасности. Он включает в себя меры по защите от ошибок, обнаружению и исправлению ошибок, шифрованию данных, аутентификации и защите от несанкционированного доступа.

Развитие процесса проектирования




Временной интервал	Используемые методы проектирования
1950 - 1965	Только ручное проектирование.
1965 - 1975	Редакторы топологии, автоматизированные средства для печатных плат.
1975 - 1985	Дальнейшее развитие средств проектирования СБИС
1985 - 1990	Первое ПО для оптимизации быстродействия СБИС, появление параллельных алгоритмов, углубление теоретических основ.
1990 - 2000	Появление трассировки поверх элементов, многослойные (3D) размещение и трассировка, автоматизированный синтез схем, развитие физического проектирования.
2000 – 2010	Вопросы по воспроизводимости схем, эффектам оптической близости, 3D СБИС. Повсеместное повторное использование спроектированных блоков, в том числе IP-блоков.
2010 – н.в.	Появление открытых САПР, использование искусственного интеллекта в САПР.



Технологии и деньги




Has EDA failed to keep up with Moore's Law?



Маршрут проектирования СБИС







```
void func(bool param){
  if(param)
    c->val++;
  else
    c->val--;
}
```



```
module AOI (input A, B, C, D, output F);
  assign F = ~(A & B) | (C & D);
endmodule
```

```
module MUX2 (input SEL, A, B, output F);
  input SEL, A, B;
  output F;
  INV G1 (SEL, SELB);
  AOI G2 (SELB, A, SEL, B, FB);
  INV G3 (.A(FB), .F(F));
endmodule
```




Библиотека элементов

Библиотека элементов - коллекция элементов, используемых при проектировании СБИС



Состав библиотеки:

- Электрические примитивы: транзисторы, резистор, конденсатор, диоды
- Цифровые элементы: INV, NAND, NOR, XOR, AOI, D-триггер
- Специальные элементы: FILLER, TAP, DECAP
- Аналоговые блоки: операционный усилитель, диф. каскад
- IP (СФ) - блоки

Информация




Пример: mux2



Высокоуровневый логический синтез

High-Level Synthesis (HLS) или высокоуровневый синтез в микроэлектронике - это методология автоматического преобразования абстрактного высокоуровневого описания алгоритма (например, на языке C, C++, SystemC) в низкоуровневое цифровое представление, такое как RTL (Register Transfer Level) или Verilog/VHDL-код, который может быть использован для разработки микроэлектронных систем.



Логический синтез

Логический синтез — это процесс, который преобразует RTL в список соединений на уровне ячеек для конкретной технологии, оптимизированный для набора заранее заданных ограничений.

На входе:

- Поведенческое RTL-описание
- Библиотека стандартных ячеек
- Набор ограничений (мин. частота и т.д.)

На выходе:

- Нетлист построенный на базе ячеек из библиотеки стандартных ячеек. И ожидается, что он максимально оптимизирован по скорости, площади, мощности и т.д.

```
module counter(  
    input clk, rstn, load,  
    input [1:0] in,  
    output reg [1:0] out);  
always @(posedge clk)  
    if (!rstn) out <= 2'b0;  
    else if (load) out <= in;  
    else out <= out + 1;  
endmodule
```

Библиотека стандартных ячеек

Конструкторские ограничения

Синтез

```
module counter ( clk, rstn, load, in, out );  
    input [1:0] in;  
    output [1:0] out;  
    input clk, rstn, load;  
    wire N6, N7, n5, n6, n7, n8;  
  
    FFPQ1 out_reg_1 (.D(N7),.CK(clk),.Q(out[1]));  
    FFPQ1 out_reg_0 (.D(N6),.CK(clk),.Q(out[0]));  
    NAN2D1 U8 (.A1(out[0]),.A2(n5),.Z(n8));  
    NAN2D1 U9 (.A1(n5),.A2(n7),.Z(n6));  
    INVD1 U10 (.A(load),.Z(n5));  
    OA211D1 U11 (.A1(in[0]),.A2(n5),.B(rstn),.C(n8),.Z(N6));  
    OA211D1 U12 (.A1(in[1]),.A2(n5),.B(rstn),.C(n6),.Z(N7));  
    EXNOR2D1 U13 (.A1(out[1]),.A2(out[0]),.Z(n7));  
endmodule
```

Маршрут проектирования топологии

1. Логическая схема:
список цепей (netlist)
2. Временные
ограничения (sdc-
файл)

Конструкторско-
топологические
требования


Импорт данных

Библиотеки
стандартных ячеек
1. Временные
параметры (.lib)
2. Топология (.lef)
3. Функциональное
описание (.v)

Библиотеки I/O ячеек

Макроблоки
(IP-блоки)

Маршрут проектирования топологии



Планировка кристалла

Планировка - это сопоставление логического описания (списка соединений) и физического описания (планировки кристалла).


Задачи:

- 1) Определение размеров кристалла
- 2) Размещение макроблоков
- 3) Позиции I/O площадок

Задача 2D упаковки с нюансами

Цели:


- 1) Минимизация площади чипа
- 2) Минимизация задержки
- 3) Минимизация перегрузки во время трассировки



Режим: Routing



Units: DBU



Цепи

Ячейки

Global Route

Всего: 0, Отображено: 0, Выбран

Net Index

Net Name

L

Filter


Layer1

S1


M1

M2


Маршрут проектирования топологии



Трассировка цепей земли и питания



Необходимо обеспечить питанием все элементы на чипе. При этом нужно избежать эффектов IRDrop и Electromigration. Сеть питания должна иметь простую регулярную структуру для удобного размещения стандартных ячеек.





IRDrop-анализ

IRDrop-анализ выполняется на шинах земли и питания:

- 1) Строится резистивная матрица
- 2) Вся ячейки заменяются на постоянные источники тока (можно получить из STA)
- 3) Регулярная матрица может быть решена численными методами
- 4) На каждом узле матрицы ищется падение напряжения.

Задача: показать что падение напряжения на всех узлах схемы ниже заданного значения




Анализ: электромиграция (ЕМ)


Электромиграция – это постепенное смещение атомов металла проводника в результате прохождения тока через этот проводник. Может приводить к разрыву проводника или короткому замыканию с соседним проводником. Даже если разрыва или к/з не произошло – может приводить к деградации производительности.

- Эффект электромиграции зависит от плотности тока.
- Анализ обычно проводится одновременно с IRDrop, но считаются токи, а не напряжения
- Если IRDrop считается только для цепей земли и питания электромиграцию также иногда считают на цепи синхронизации и обычных соединительных проводниках.


Для уменьшения эффекта электромиграции необходимо делать проводники земли и питания как можно толще и шире.




Маршрут проектирования топологии




Размещение




Глобальное
размещение



Детальное
размещение



Хорошее
размещение



Плохое
размещение

Размещение – это этап проектирования, на котором каждой стандартной ячейке присваивается точное местоположение на кристалле. При это задача, что бы полученное размещение было разводимо, не содержало ошибок и укладывалось в ограничения по таймингу, площади и потребляемой мощности.


Обычно разделяется на два этапа: «глобальное размещение» и «детальное размещение».

Глобальное размещение – положить каждую ячейку в одну из «корзин», чтобы попытаться свести к минимуму количество соединений между «корзинами».

Детальное размещение – убедиться что все ячейки размещены корректно, минимизировать длину межсоединений и попробовать свести к нулю трассировочную перегрузку.

Метрики? Масштабы? Методы?

Маршрут проектирования топологии



Синтез DFT-структур

Задачи Design For Test



Контролируемость:

- Возможность привести систему в любое состояние. Это означает возможность получить требуемое состояние 0 или 1 на любом узле схемы.


Наблюдаемость:

- Возможность определить в каком состоянии находится система. Это означает что значение с любого внутреннего узла можно довести до выхода схемы.


Комбинационные схемы имеют высокие значения контролируемости и наблюдаемости. В последовательных схемах требуются специальные методы.



Маршрут проектирования топологии



Маршрут проектирования топологии





Синтез цепи синхронизации

Задача этого этапа: соединить тактовый узел (clock) со всеми триггерами.


До этого этапа мы считали что тактовый сигнал идеальный. Однако у него есть параметры:

- **Skew** – разница во времени прибытия сигнала для двух триггеров
- **Jitter** – Разница между временем периода для разных тактов.
- **Slew** – Время переключения тактового сигнала на входе триггера
- **Insertion Delay** – задержка прибытия сигнала от источника до входа триггера.

Требование: минимизировать Skew и Jitter, построив тактовое дерево. При этом добавив минимальное число лишних элементов.



Маршрут проектирования топологии



Трассировка

Задача: задано размещение макроблоков и стандартных ячеек, а так же ограниченное число слоёв металлизации. Необходимо соединить все заданные входы/выходы ячеек/макроблоков с помощью горизонтальных и вертикальных металлических дорожек.


Вход: Геометрическое положение всех ячеек и узлов для соединения, нетлист (список соединений)

Выход: Геометрическая схема каждого узла, соединяющего различные стандартные ячейки/макроблоки.


Цель: 100% связность системы, минимальная площадь и длина проводов

Ограничения: количество доступных слоев металлизации, правила проектирования для заданной технологии, задержки, перекрестные помехи, вариации процесса.

Обычно двухэтапный процесс: «**глобальная трассировка**» и «**детальная трассировка**».




Сотни макроблоков,
миллионы вентиляей




Километры проводов


Ортогональное минимальное
связывающее дерево(RMST)




Ортогональное минимальное
дерево Штейнера (RSMT)



Маршрут проектирования топологии



Маршрут проектирования топологии



Анализ: Signal Integrity

Переключающийся проводник может привести к изменению сигнала в другом проводнике, расположенном параллельно.

Агрессор (Aggressor) – переключающийся узел




Жертва (Victim) – узел на который наводится помеха

Два основных эффекта для перекрестных помех (Crosstalk):

- 1) Замедление переключения жертвы
- 2) Ускорение переключения жертвы

Основной эффект для шума (Noise):

- 1) Изменение логического состояния узла жертвы



Физическая верификация (DRC, LVS, ERC)

Design Rule Check (DRC) – проверка правил проектирования. Примеры: минимальная ширина трасс, минимальный зазор между трассами, минимальный диаметр отверстий, запрет на острова металлизации, Минимальный радиус закругления, правила расположения компонентов и многое другое.

Layout vs Schematic (LVS) – проверка соответствия топологии начальному RTL на логическом уровне.


Electrical Rule Check (ERC) – проверка на короткие замыкания, висячие узлы и.т.д.



Методы повышения разрешения

Перед записью маски к GDS применяются дополнительные преобразования

OPC – optimal proximity correction
PSM – phase shift mask
SMO – source mask optimization
MP – multiple patterning




Проблемы проектирования


- 1) **Сложность проекта** – миллионы и миллиарды транзисторов
- 2) **Необходимость оптимизации** - несколько итераций для достижения желаемых характеристик. Каждая может занимать дни/недели и требовать работы нескольких инженеров.
- 3) **Множество компонентов** - В СБИС включается множество функциональных блоков, соединений, микропроцессоров, памяти, периферийных устройств и других компонентов. Интеграция всех этих компонентов в один кристалл требует тщательного планирования и управления проектом.
- 4) **Стандарты и требования** - в процессе разработки СБИС необходимо соблюдать различные стандарты, требования и правила проектирования, количество которых растёт при уменьшении технологического процесса
- 5) **Медленный процесс автоматизированного синтеза** – из-за сложности задачи ПО для проектирования работает очень медленно. Например трассировка может занимать дни для больших проектов.
- 6) **Потребление энергии и тепловые проблемы** - современные СБИС сталкиваются с проблемами энергопотребления и тепловым рассеиванием. Оптимизация энергопотребления и управление тепловыми проблемами требуют специализированных исследований и анализа.
- 7) **Проверка и тестирование** - верификация функциональности СБИС и проведение тестирования требуют значительного времени и усилий.

Современные тренды в САПР СБИС


OpenROAD – RTL to GDSII < 24 hrs



Открытые средства САПР



Машинное обучение в САПР



Параллельные вычисления

Литература

1. T. Lengauer. Combinatorial algorithms for integrated circuit layout. Wiley, 1990, 694 p.
2. Naveed Sherwani. Algorithms for VLSI physical design automation. Kluwer academic publishers, 1995, 538p.
3. Г.Г.Казеннов, В.М.Щемелинин. Топологическое проектирование нерегулярных БИС. М., Высшая школа, 1990, 109с.
4. Introduction to Algorithms, T. Cormen, C. Lesierson, R. Rivest, The MIT Press, Second Printing, 1996.
5. Handbook of Algorithms for Physical design Automation, Edited by Charles J. Alpert Dinesh P. Mehta Sachin S. Sapatnekar, 2009.
6. Andrew B. Kahng, Jens Lienig, Igor L. Markov, Jin Huo VLSI Physical Design: From Graph Partitioning to Timing Closure, 2011