**Bài 1:** Một mạch tuần tự có 2 flip-flop là là D-FF và JK-FF với raising-edge trigger (2 flip-flop có đầu ra lần lượt là  $Q_0$  và  $Q_1$ ). Mạch có hai đầu vào X, Y và một đầu ra Z. Các biểu thức logic cho mạch này là:

$$D_0 = X' \cdot Y + X \cdot Q_0$$

$$J_1 = X' \cdot Q_1 + X' \cdot Q_0$$

$$K_1 = Y \cdot Q_1$$

$$Z = X \cdot Q_1$$

- (a) Đây là máy Moore-type FSM hay Mealy-type FSM?
- (b) Vẽ mạch tuần tự trên
- (c) Lập bảng trạng thái (state table) và rút gọn
- (d) Vẽ sơ đồ trạng thái (state diagram) theo bảng trạng thái rút gọn

**Bài 2:** Cho bảng trạng thái / đầu ra được hiển thị bên dưới. Tối thiểu số lượng trạng thái và lập sơ đồ trạng thái

	(a)		
Present	Next state /Output		
state	X = 0	X = 1	
<i>S</i> 0	s <sub>0</sub> /1	s4/0	
<i>S</i> 1	<i>s</i> <sub>0</sub> /0	s4/0	
<i>S</i> 2	<i>s</i> <sub>1</sub> /0	s <sub>5</sub> /0	
<b>S</b> 3	<i>s</i> <sub>1</sub> /0	s <sub>5</sub> /0	
<i>S</i> 4	s <sub>2</sub> /0	s <sub>6</sub> /0	
<b>S</b> 5	s <sub>2</sub> /0	s <sub>6</sub> /0	
<b>S</b> 6	s <sub>3</sub> /0	s <sub>7</sub> /1	

	(b)			
Present	Next state /Output			
state	X = 0	X = 1		
<b>S</b> 0	<i>s</i> <sub>0</sub> /0	s <sub>6</sub> /1		
<i>S</i> 1	s <sub>3</sub> /0	S4/1		
<i>S</i> 2	<i>s</i> 7/0	<i>s</i> <sub>6</sub> /1		
<b>S</b> 3	<i>s</i> 7/0	s <sub>5</sub> /1		
<i>S</i> 4	s <sub>2</sub> /0	s <sub>1</sub> /0		
<b>S</b> 5	s4/0	s <sub>3</sub> /0		
<b>S</b> 6	s <sub>1</sub> /0	s <sub>5</sub> /1		

<b>S</b> 7	s <sub>3</sub> /0	s <sub>7</sub> /1		<i>S</i> 7	s <sub>2</sub> /0	s <sub>6</sub> /1
------------	-------------------	-------------------	--	------------	-------------------	-------------------

**Bài 3:** Định nghĩa bài toán, xây dựng bảng trạng thái, rút gọn trạng thái và vẽ sơ đồ trạng thái cho bộ Moore phát hiện chuỗi với một đầu vào X và một đầu ra Z, Z = 1 khi chuỗi đầu vào là 101. Chú ý: Bộ phát hiện chuỗi là một bộ với đầu vào là một chuỗi bits và đầu ra bằng 1 khi đầu vào đích được phát hiện, mạch phát hiện chuỗi cho phép overlapping

## Đọc trước:

- 1. Các bước còn lại để xây dụng một mạch tuần tự (từ slide 74)
- 2. Tự đọc thêm phần Design of asynchronous sequential circuits