### ET3230 Điện tử tương tự l

# Bài giảng: Các vấn đề trong mạch khuếch đại tín hiệu nhỏ

### Nội dung

- 7.2 Ghép giữa các tầng khuếch đại
- 7.3 Các cấu hình kết hợp
  - Cấu hình nối tiếp
  - Cấu hình cascode
  - Cấu hình Darlington
  - Cấu hình hồi tiếp
  - Mạch nguồn dòng
  - Mạch dòng gương
  - Khuếch đại vi sai

- Ghép nối nhiều tầng KĐ đơn mắc nối tiếp nhau để thu được hệ số KĐ cần thiết
- Việc ghép nhiều tầng KĐ cần chú ý
  - Đảm bảo hệ số KĐ
  - Dễ phối hợp trở kháng
  - Méo phi tuyến nhỏ
  - Đảm bảo dải tần làm việc
- Thường dùng
  - Ghép trực tiếp
  - Ghép dùng tụ điện
  - Ghép biến áp

Ghép trực tiếp

Ghép trực tiếp giữa đầu ra tầng trước và đầu

vào tầng sau

- Ưu điểm

• Đơn giản

Ít méo phi tuyến


Băng thông rộng

Dễ chế tạo dưới dạng vi mạch

Nhược điểm

Cần chú ý ảnh hưởng DC giữa các tầng

Mạch không phối hợp trở kháng



Ghép dùng tụ

Dùng tụ ghép đầu ra tầng trước và đầu vào

tầng sau

- Ưu điểm


Cách ly DC các tầng

 Đặc tuyến tần số bằng phẳng trong dải tần số trung bình

• Dùng tụ lớn => tránh méo

Nhược điểm

- Cồng kềnh
- Hạn chế tần số thấp
- Hay được sử dụng trong thực tế, đặc biệt là ở các tầng khuếch đại điện áp



- Ghép biến áp
  - Thường được dùng nhiều trước kia, hiện nay ít dùng
  - Ưu điểm
    - Cách ly vào ra
    - Dễ phối hợp trở kháng
  - Nhược điểm
    - Dải tần làm việc hẹp
    - Không tích hợp được
    - Cồng kềnh, đắt tiền

- Ghép dùng điện trở
  - Thường dùng cùng tụ
  - Tăng trở kháng vào
  - Giảm tín hiệu vào
  - Tạo mức dịch điện áp
  - Phụ thuộc tần số (khi dùng cùng C)
- Ghép điện quang
  - Dùng cho nguồn điện áp cao

### 7.3 Các cấu hình kết hợp

- 7.3.1 Cấu hình nối tiếp
- 7.3.2 Cấu hình cascode
- 7.3.3 Cấu hình Darlington
- 7.3.4 Cấu hình hồi tiếp
- 7.3.5 Mạch nguồn dòng
- 7.3.6 Mạch dòng gương
- 7.3.7 Khuếch đại vi sai


# 7.3.1 Cấu hình nối tiếp

- Đầu ra của tầng KĐ trước là đầu vào của tầng KĐ tiếp theo
- Thu được hệ số KĐ lớn


$$A_{\nu} = A_{\nu_1} A_{\nu_2}$$

- Kết hợp các tầng KĐ dùng FET và BJT sẽ thu được
  - Trở kháng vào lớn
  - Hệ số KĐ điện áp lớn

### 7.3.1 Cấu hình nối tiếp



### 7.3.1 Cấu hình nối tiếp




$$A_{v} = A_{v_{1}} A_{v_{2}} = (-g_{m_{1}} R_{D_{1}})(-g_{m_{2}} R_{D_{2}})$$
 $Z_{i} = R_{G_{1}}$ 
 $Z_{o} = R_{D_{2}}$ 

### 7.3.2 Cấu hình cascode


- Một transistor được mắc nối tiếp phía trên 1 transistor khác
  - Ví dụ: 2 transistor mắc CE và CB được nối trực tiếp
- Được sử dụng nhiều trong các ứng dụng ở tần số cao như
  - Mạch khuếch đại dải rộng
  - Mạch khuếch đại chọn lọc tần số

### 7.3.2 Cấu hình cascode - Ví dụ



 Tầng EC với hệ số KĐ nhỏ, trở kháng vào lớn để điện dung Miller đầu vào nhỏ

# 7.3.2 Cấu hình cascode - Thực tế



• CE: 
$$A_{v_1} = 1$$


=> Điện dung Miller khá nhỏ, trở kháng vào cao

• CB 
$$A_{v_2} = \frac{R_C}{r_e}$$

lớn => Hệ số KĐ tổng lớn

$$A_{v} = A_{v_{1}} A_{v_{2}} = -\frac{R_{C}}{r_{e}}$$

 Hai transistor cùng loại mắc theo cấu hình Darlington hoạt động giống như 1 transistor có hệ số KĐ dòng điện rất lớn, thường là vài nghìn lần



 Do tính thông dụng của nó, người ta chế tạo dưới dạng 1 package


Type 2N999

N-P-N Darlington-Connected Silicon Transistor Package


Parameter	Test Conditions	Min.	Max.
$V_{BE}$	$I_C = 100 \text{ mA}$		1.8 V
$h_{FE} (\beta_D)$	$I_C = 10 \text{ mA}$	4000	
	$I_C = 100 \text{ mA}$	7000	70,000

Phân cực 1 chiều

$$I_B = rac{V_{CC} - V_{BE}}{R_B + eta_D R_E}$$
 $I_E = (eta_D + 1)I_B pprox eta_D I_B$ 
 $V_E = I_E R_E$ 
 $V_R = V_E + V_{RE}$ 



Mạch tương đương AC



#### AC

$$Z_i = R_B \left\| \left( r_i + \beta_D R_E \right) \right\|$$


$$Z_o = \frac{V_o}{I_o} = R_E \left\| r_i \right\| \frac{r_i}{\beta_D} \approx \frac{r_i}{\beta_D}$$

$$A_{i} = \beta_{D} \frac{R_{B}}{R_{B} + \beta_{D} R_{E}}$$

$$A_{v} = \frac{V_{o}}{V_{i}} = \frac{R_{E} + \beta_{D}R_{E}}{r_{i} + (R_{E} + \beta_{D}R_{E})} \approx 1$$

# 7.3.4 Cấu hình cặp transistor hồi tiếp

- Tương tự cấu hình Darlington
- Hai transistor khác loại, hoạt động giống như 1 BJT loại npn
- Hệ số KĐ dòng điện tổng rất lớn



### 7.3.4 Cấu hình cặp transistor hồi tiếp

#### DC

$$I_{B_{1}} = \frac{V_{CC} - V_{EB_{1}}}{R_{B} + \beta_{1}\beta_{2}R_{C}}$$

$$I_{C_{1}} = \beta_{1}I_{B_{1}} = I_{B_{2}}$$

$$I_{C_{2}} = \beta_{2}I_{B_{2}} \approx I_{E_{2}}$$

$$I_{E_{1}} = I_{E_{2}}$$

$$I_{E_{1}} = I_{E_{2}}$$

$$I_{E_{2}} = I_{E_{2}}$$

$$I_{E_{1}} = I_{E_{2}}$$

$$I_{E_{2}} = I_{E_{2}}$$

$$I_{C} = I_{E_{1}} + I_{C_{2}} \approx I_{C_{1}} + I_{C_{2}} \approx I_{C_{2}}$$

### 7.3.4 Cấu hình cặp transistor hồi tiếp

#### AC


$$Z_i \approx R_B \left\| \left( r_{i_1} + \beta_1 \beta_2 R_C \right) \right\|$$

$$Z_o = \frac{V_o}{I_o} = R_C \left\| r_{i_1} \right\| \frac{r_{i_1}}{\beta_1} \left\| \frac{r_{i_1}}{\beta_1 \beta_2} \right\| \approx \frac{r_{i_1}}{\beta_1 \beta_2}$$


$$A_{i} = \frac{I_{o}}{I_{i}} = \frac{I_{o}}{I_{b_{1}}} \frac{I_{b_{1}}}{I_{i}} \approx \beta_{1} \beta_{2} \frac{R_{B}}{R_{B} + Z_{i}}$$

$$A_{v} = \frac{V_{o}}{V_{i}} = \frac{1}{1 + r_{i_{1}} / (\beta_{1} \beta_{2} R_{C})} = \frac{\beta_{1} \beta_{2} R_{C}}{\beta_{1} \beta_{2} R_{C} + r_{i_{1}}}$$

- Nguồn dòng lý tưởng
  - cung cấp 1 dòng điện cố định,
  - Có nội trở trong  $R=\infty$



Nguồn dòng dùng JFET



$$V_{GS} = 0$$

$$I_D = I_{DSS} = 10 \text{ mA}$$


Nguồn dòng dùng BJT

$$V_{\scriptscriptstyle B} = \frac{R_{\scriptscriptstyle 1}}{R_{\scriptscriptstyle 1} + R_{\scriptscriptstyle 2}} \left( -V_{\scriptscriptstyle EE} \right)$$


$$V_E = V_B - 0.7 V$$

$$I_{E} = \frac{V_{E} - \left(-V_{EE}\right)}{R_{E}} \approx I_{C}$$

 $=>I_{c}$  là dòng cố định




Nguồn dòng dùng BJT/diode Zener



### 7.3.6 Mạch dòng gương

- Cung cấp 1 hoặc nhiều dòng bằng 1 dòng xác định khác
- Sử dụng chủ yếu trong IC vì mạch yêu cầu các transistor giống nhau  $(V_{_{RF}},\,\beta\,\,)$ 
  - Chú ý không nhân ra quá nhiều dòng




### 7.3.6 Mạch dòng gương

$$I_{B} = \frac{I_{E}}{\beta + 1} \approx \frac{I_{E}}{\beta}$$

$$I_{X} = I_{E} + \frac{2I_{E}}{\beta} \approx I$$


$$I_{x} = \frac{V_{CC} - V_{BE}}{R_{x}}$$




### 7.3.6 Mạch dòng gương

• JFET cung cấp 1 dòng cố định  $I_{
m DSS}$ 

$$=>$$
  $I=I_{DSS}$ 



- Rất thông dụng trong IC
- Mạch có: 2 đầu vào, 2 đầu ra, 2 cực emitter nối nhau
- 2 transistor có các thông số giống hệt nhau



- Điện áp vào: tùy theo cách đưa tín hiệu vào mà có các chế độ khác nhau
  - Đưa tín hiệu vào 1 đầu vào, đầu vào còn lại nối đất: chế độ đơn
  - Đưa 2 tín hiệu khác nhau vào 2 đầu vào: chế độ vi sai
  - Đưa cùng 1 tín hiệu vào 2 đầu vào: chế độ đồng pha
- Điện áp ra có thể lấy
  - Giữa hai cực collector (kiểu đối xứng)
  - Giữa 1 cực collector và đất (kiểu không đối xứng)

#### Nhận xét

- Tín hiệu vào ngược pha: khuếch đại lớn
- Tín hiệu vào cùng pha: khuếch đại nhỏ
- ⇒ khả năng chống nhiễu tốt
- ⇒ Tỉ số nén đồng pha (CMRR-Common Mode Rejection Ratio) CMRR= Hệ số KĐ vi sai/Hệ số KĐ đồng pha
- ⇒ CMRR càng lớn chất lượng mạch càng tốt
- Với KĐ ngõ ra không cân bằng, Q<sub>1</sub>, Q<sub>2</sub> vẫn có tác dụng trừ các tín hiệu nhiễu đồng pha hay ảnh hưởng của nhiệt độ tác dụng lên hai transistor

#### Úng dụng


- Trong các bộ KĐ thuật toán
- Sử dụng trong đo lường
- Sử dụng trong KĐ tần số thấp

• DC

$$V_E = V_B - V_{BE} = -0.7 \text{ V}$$


$$I_E = \frac{V_E - \left(-V_{EE}\right)}{R_E}$$

$$I_{C_1} = I_{C_2} = \frac{I_E}{2}$$




$$V_{C_1} = V_{C_2} = V_{CC} - I_C R_C = V_{CC} - \frac{I_E}{2} R_C$$


Chế độ KĐ xoay chiều ngõ vào đơn




Chế độ KĐ xoay chiều ngõ vào vi sai




$$A_d = \frac{V_o}{V_d} = \frac{\beta R_C}{2r_i}$$
$$V_d = V_{i_1} - V_{i_2}$$



Chế độ KĐ xoay chiều ngõ vào đồng pha





$$A_{v} = \frac{V_{o}}{V_{i}} = \frac{\beta R_{C}}{r_{i} + 2(\beta + 1)R_{E}}$$



# 7.3.7 Khuếch đại vi sai

- Dùng nguồn dòng cố định
  - Hệ số KĐ đồng pha nhỏ, do tăng  $\,R_{\scriptscriptstyle E}$





#### Tóm tắt

- Bài học tập trung vào
  - Ghép giữa các tầng khuếch đại
  - Các cấu hình kết hợp

### Bài tập

- Đọc chương 11 (Đáp ứng tần số BJT và FET [1])
- Bài tập [1]:
  - Chương 12: 1, 6, 11, 12, 15, 19, 21, 24, 26, 30

## ET3230 Điện tử tương tự l

Bài giảng: Khuếch đại công suất

## Nội dung

- 10.1 Giới thiệu
- 10.2 Khuếch đại chế độ A
- 10.3 Khuếch đại chế độ B
- 10.4 Khuếch đại chế độ C, D
- 10.5 Các thiết bị và mạch công suất thực tế

### 10.1 Giới thiệu

- 10.1.1 Đặc điểm chung
- 10.1.2 Các chế độ làm việc của mạch KĐCS
- 10.1.3 Hiệu suất

# 10.1.1 Đặc điểm chung

#### • KĐCS

- Tầng KĐ cuối, có tín hiệu vào lớn, làm việc trong miền không tuyến tính
- Cung cấp tín hiệu ra đủ lớn đáp ứng yêu cầu của tải, với độ méo cho phép
- Đảm bảo hiệu suất cao
- Không dùng sơ đồ tương đương tín hiệu nhỏ mà dùng đồ thị để nghiên cứu

# 10.1.2 Các chế độ làm việc của mạch KĐCS

- Tùy vào chế độ công tác của transistor, tầng KĐCS có thể làm việc ở các chế độ A, B, AB, C, D.
  - Chế độ A: KĐ cả tín hiệu vào, hiệu suất thấp, méo phi tuyến nhỏ
  - Chế độ B: KĐ một nửa tín hiệu vào, có hiệu suất lớn, có méo xuyên tâm
  - Chế độ AB: có tính chất chuyển tiếp giữa chế độ A và
     B, giảm méo khi tín hiệu vào có biên độ nhỏ
  - Chế độ C: KĐ tín hiệu ra bé hơn nửa hình sin, hiệu suất cao, méo lớn, dùng trong các mạch KĐ cao tần
  - Chế độ D: transistor làm việc như 1 khóa điện tử đóng mở

## 10.1.3 Hiệu suất

- Hiệu suất
  - = công suất xoay chiều trên tải/ công suất cung cấp từ nguồn DC


$$\eta = \frac{P_o(ac)}{P_i(dc)} \times 100\%$$

So sánh giữa các chế độ

	А	AB	В	С	D
Chu kỳ hoạt động	360 <sup>0</sup>	180º - 360º	180º	<1800	Pulse
Hiệu suất	25% - 50%	25(50%) - 78.5%	<78.5%		Typ >90%


# 10.2 KĐCS chế độ A

- 10.2.1 KĐCS đơn chế độ A sử dụng tải điện trở
- 10.2.2 KĐCS đơn chế độ A tải ghép biến áp




$$I_{B} = \frac{V_{CC} - 0.7V}{R_{B}}$$

$$I_{C} = \beta I_{B} \qquad V_{CE} = V_{CC} - I_{C}R_{C}$$



• AC



Dòng điện  $I_{\scriptscriptstyle C}: \ 0 \to V_{\scriptscriptstyle CC}/R_{\scriptscriptstyle C}$ 

Điện áp  $V_{\scriptscriptstyle CE}:~0 {\,\rightarrow\,} V_{\scriptscriptstyle CC}$ 

- Công suất vào
  - công suất 1 chiều  $P_i(dc) = V_{CC}I_{C_O}$
- Công suất ra
  - công suất xoay chiều trên tải

$$P_{o}(ac) = V_{CE}(rms)I_{C}(rms) = I_{C}^{2}(rms)R_{C} = \frac{V_{CE}^{2}(rms)}{R_{C}}$$

$$P_{o}(ac) = \frac{V_{CE}(p)I_{C}(p)}{2} = \frac{I_{C}^{2}(p)}{2}R_{C} = \frac{V_{CE}^{2}(p)}{2R_{C}}$$

$$P_{o}(ac) = \frac{V_{CE}(p-p)I_{C}(p-p)}{8} = \frac{I_{C}^{2}(p-p)}{8}R_{C} = \frac{V_{CE}^{2}(p-p)}{8R_{C}}$$


Hiệu suất

$$\eta = \frac{P_o(ac)}{P_i(dc)} \times 100\%$$

Hiệu suất cực đại


$$\eta_{\text{max}} = \frac{P_{o \,\text{max}}(ac)}{P_{i \,\text{max}}(dc)} \times 100\% = \frac{V_{CC}^2/8R_C}{V_{CC}^2/2R_C} \times 100\% = \frac{25\%}{25\%}$$


- Ví dụ
  - Tính công suất vào, công suất ra, và hiệu suất khi  $I_{\scriptscriptstyle R}(p) = 10 mA$



# 10.2.2 KĐCS đơn chế độ A tải ghép b/áp


- Dùng ghép biến áp
  - Tăng hiệu suất
  - Hỗ trợ việc phối hợp trở kháng





# 10.2.2 KĐCS đơn chế độ A tải ghép b/áp

# Dùng ghép biến áp



\* Đường tải 1 chiều song song với trục tung

$$P_o(ac) = \frac{\left(V_{CE_{\text{max}}} - V_{CE_{\text{min}}}\right)\left(I_{C_{\text{max}}} - I_{C_{\text{min}}}\right)}{8}$$

$$P_{i}(dc) = V_{CC}I_{C_{O}}$$


=> Hiệu suất cực đại là 50%

$$\eta = 50 \left( \frac{V_{CE_{\text{max}}} - V_{CE_{\text{min}}}}{V_{CE_{\text{max}}} + V_{CE_{\text{min}}}} \right) \%$$

# 10.3 Khuếch đại chế độ B

- 10.3.1 Những vấn đề chung
- 10.3.2 Mạch KĐCS đẩy kéo ghép biến áp
- 10.3.3 Mạch KĐCS bù đối xứng
- 10.3.4 Mạch đấy kéo giả bù

- Để thu được cả chu kỳ tín hiệu đầu ra cần sử dụng 2 transistor, mỗi transistor được sử dụng ở mỗi nửa chu kỳ khác nhau của tín hiệu
- 1 phần của mạch đẩy tín hiệu lên cao trong ½ chu kỳ, 1 phần khác của mạch kéo tín hiệu xuống thấp trong ½ chu kỳ còn lại => mạch "đẩy kéo"



Công suất nguồn cung cấp

$$P_{i}(dc) = V_{CC}I_{dc} = V_{CC}\left(\frac{2}{\pi}I(p)\right)$$

Công suất đầu ra xoay chiều

$$P(ac) = \frac{V_L^2(p)}{2R_L}$$
  $P(ac) = \frac{V_L^2(rms)}{R_L} = \frac{V_L^2(p-p)}{8R_L}$ 


Hiệu suất

$$\eta = \frac{P_o(ac)}{P_i(dc)} \times 100\% = \frac{\pi V_L(p)}{4 V_{CC}} \times 100\% \quad \eta_{\text{max}} = \frac{\pi}{4} \times 100\% = 78,5\%$$


Công suất tổn hao trên transistor

$$P_{2Q} = P_i(dc) - P_o(ac) \qquad P_Q = P_{2Q}/2$$


- Mắc bộ KĐ đẩy kéo với tải sử dụng
  - 2 nguồn cung cấp DC
  - 1 nguồn cung cấp DC




- Mạch KĐ chế độ B phải dùng ít nhất 2 transistor cùng loại hoặc khác loại
- Khi cần tăng c/suất ra, thường dùng 2 transistor ở mỗi vế mắc kiểu Darlington
- Khi tầng KĐCS dùng 2 transistor cùng loại thì tầng kích phải là tầng đảo pha để cấp 2 tín hiệu ngược pha



# 10.3.2 Mạch KĐCS đẩy kéo ghép biến áp




# 10.3.3 Mạch KĐCS bù đối xứng




## 10.3.3 Mạch KĐCS bù đối xứng

- Dùng các transistor Darlington
  - Dòng điện đầu ra cao hơn
  - Trở kháng ra thấp hơn



# 10.3.4 Mạch đẩy kéo giả bù

Tăng c/suất ra; thông dụng nhất




# 10.4 Khuếch đại CS chế độ C và D

- 10.4.1 Khuếch đại CS chế độ C
- 10.4.2 Khuếch đại CS chế độ D


# 10.4.1 Khuếch đại chế độ C


- Hoạt động trong khoảng dưới ½ chu kỳ tín hiệu
- Hiệu suất lớn
- Thường được sử dụng trong mạch thông tin vô tuyến, ví dụ như ở tầng trộn tần



# 10.4.2 Khuếch đại chế độ D

- Được thiết kế để làm việc với tín hiệu xung hoặc số
- Hiệu suất trên 90%





# Méo trong tầng KĐ

- Méo
  - Méo phi tuyến hay méo biên độ
  - Méo tần số
- Méo hài bậc n

$$\% D_n = \frac{|A_n|}{|A_1|} \times 100\%$$

 $\left|A_{_{n}}
ight|$  Biên độ của hài bậc n

 $\left|A_{1}\right|$  Biên độ của thành phần tần số cơ bản

Méo hài tổng

%THD = 
$$\sqrt{D_2^2 + D_3^2 + D_4^2} \times 100\%$$

- Linh kiện công suất
  - Điốt
  - BJT công suất
  - MOSFET công suất
  - Thyristor (SCR-silicon controled rectifier)
  - Insulated-Gate Bipolar Transistor (IGBT)
  - Gate Turn-Off Thyristors
  - MOS-Controlled Thyristor (MCT)

#### Đặc tính

- Điốt công suất: khả năng chịu dòng thuận lớn (n100 A)
- BJT công suất : P=nW n\*100 KW, f = 10KHz, npn
- => Transistor Darlington công suất: dòng bazơ nhỏ
- MOSFET công suất : điều khiển bằng điện áp vào (chuyển mạch)
- 65 W at 25°C Case Temperature
- 6A Continuous Collector Current
- 10A Peak Collector Current
- 100V Collector-Emitter Voltage
- Isolated transistor package available on request
- Custom selections possible




PN2222A



MMBT2222A




PZT2222A




#### NPN General Purpose Amplifier


- This device is for use as a medium power amplifier and switch requiring collector currents up to 500mA.
- Sourced from process 19.

Tản nhiệt trong transistor công suất






# Kiến trúc tầng KĐCS



#### Loại 2 tầng

- Tầng "transconductance"
- Tầng 2: kết hợp tầng khuếch đại điện áp và đệm ra

# Kiến trúc tầng KĐCS





#### Loại 3 tầng:

- Tầng "Transconductance": điện áp vào, dòng điện ra
- Tầng "transimpedance": dòng điện vào, điện áp ra, tầng khuếch đại điện áp
- Tầng ra: tầng đệm, hệ số khuếch đại điện áp bằng 1

- IC công suất
  - Nhỏ gọn, dễ lắp ráp, cân chỉnh đơn giản và độ tin cậy cao
  - Tính năng đặc trưng:
    - Nguồn nuôi nhỏ
    - Hệ số KĐ rất lớn
    - Tổng trở vào lớn
    - Tổng trở ra nhỏ
    - Độ trôi nhiệt nhỏ
    - Hiệu suất cao

LM1877 Dual Audio Power Amplifier





#### Tóm tắt

- Các chế độ làm việc của mạch KĐCS: A,
   B, AB, C, D
- Các mạch KĐCS

### Bài tập

- Đọc chương 14, 15 (Các bộ KĐ thuật toán và ứng dụng [1])
- Bài tập [1]:
  - Chương 16: 1, 3, 4, 5, 12, 16, 18, 23