國立台灣科技大學電子工程系 計算機組(甲組)
National Taiwan University of Science and Technology
Department of Electronic and Computer Engineering
Computer Systems Group (Group A)

**實務專題摘要本**

# SwinIR 超解析硬體加速器
# SwinIR Superresolution Hardware Accelerator

指導教授：江正雄 博士
專題生：賴敬予

中華民國115年9月

# SwinIR超解析硬體加速器

**研究背景**
- 影像超解析（SR）提升影像品質與高層次任務（YOLO、語意分割）準確度
- Transformer 架構（特別是 SwinIR）具卓越復原性能，但計算與記憶體需求高，不利即時與嵌入式應用

**研究目的**
設計**具可擴展性與高效率的 FPGA 加速架構與最佳化的SwinIR加速器**，實現 SwinIR 模型的即時超解析推論。


**架構特性**
- 設計**浮點數可擴增SwinIR超解析硬體加速器**透過參數化支援參數調整，使即時呈現不同參數的SwinIR呈現
- 設計**定點數最佳化SwinIR超解析硬體加速器**運用最少的資源產生高時脈速率、低功耗SwinIR的加速器
- 導入**Stream-based Line Buffer**以降低外部記憶體存取並提升處理效率、降低延遲
- 採用了**BatchNorm代替LayerNorm的設計**，將SwinIR原始架構中的LayerNorm替換為BatchNorm，並於MLP中的兩層全連接層之後分別加入BatchNorm，不只可以**減少Global Buffer的消耗，也能保持原有的模型表現**。
- 導入**可重複使用的SA Unit**完成模型中大量使用的WMSA、SWMSA的加速

## 浮點數可擴增SwinIR超解析硬體加速器


利用RTL設計採用RTL Testbench進行測試，使用Python程式碼製作輸入資料、Golden Test Pattern，並使Testbench輸入資料到RTL硬體加速器，輸出資料文件，並讓Python進行準確度驗證，再將電路進行約束(Constraint)並進行Synthesis與Implementation電路效能驗證。

## 定點數最佳化SwinIR超解析硬體加速器

利用HLS設計採用C Testbench進行測試，使用C Code製作輸入資料、Golden Test Pattern，並使用Testbench輸入資料到C code硬體加速器，輸出在C Testbench內進行準確度驗證，最後在將RTL/C Cosimulation結束後轉為RTL並進行Synthesis與Implementation電路效能驗證，最後使用PYNQ進行FPGA進行驗證。




圖一、SwinIR (Origin)





圖二、 SwinIR (This Work)

| Share Parameter | Description |
|---|---|
| D | data width |
| H/W | ifmap height/width |
| E/F | ofmap height/width |
| K | filter height & width |
| S | filter stride |
| M | WMSA、SWMSA Window height & width |
| h | # of WMSA's and SWMSA's head |
| C | # of Ifmap & filter channel |
| P | # of calculate parallel |
| p | # of calculate pipeline |
| B | # of Batch |
| R | output resolution |
| T | # of Taylor Series |


表一、浮點數可擴增SwinIR超解析硬體加速器共享參數(Share Parameter)

| Layer | | Input (C H W) | Weight | Output (C H W) |
|---|---|---|---|---|
| 預特徵提取 | Conv | 3, 32, 32 | 3,1,3 (K,S,C) x96 | 96, 32, 32 |
| 主要特徵提取 | Conv | 96, 32, 32 | 3,1,96 (K,S,C) x96 | 96, 32 32 |
| | BatchNorm | 96, 32, 32 | - | 96, 32, 32 |
| | SA Unit | 96, 1024 (C HxW) | 96,288 (H,W) | 96, 1024 |
| | FC Unit | 96, 1024 | First 96,192 (H,W)<br>Second 192, 96 | First 192,1024 (H,W)<br>Second 96, 1024 |
| | Residual | 96, 32, 32 | - | 96, 32, 32 |
| 高品質影像重建 | Conv1 | 96, 32, 32 | 3,1,96 (K,S,C) x64 | 64, 32 32 |
| | Upsample | 64, 32, 32 | - | 64, 64, 64 |
| | Conv2 | 64, 64, 64 | 3,1,64 (K,S,C) x3 | 3, 64, 64 |


表二、浮點數可擴增SwinIR超解析硬體加速器各層資訊




圖三、SwinIR超解析硬體加速器Block Diagram





圖四、Stream-based Linebuffer Convolution 架構圖





圖五、SA Unit 架構圖

| Training Dataset | Model | Scale | # of Parameter | Validation Dataset | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| | | | | Set5 | | Set14 | | BSD100 | | Urban100 | | Manga109 | |
| | | | | PSNR | SSIM | PSNR | SSIM | PSNR | SSIM | PSNR | SSIM | PSNR | SSIM |
| DIV2K | SwinIR (Origin) | X2 | 11.8 M | 38.46 | 0.9624 | 34.61 | 0.9260 | 32.55 | 0.9043 | 33.95 | 0.9433 | 40.02 | 0.9800 |
| | SwinIR (This Work) | | 2450291 | 37.495 | 0.9585 | 33.529 | 0.9175 | 31.895 | 0.8931 | 32.84 | 0.9218 | 38.54 | 0.9688 |
| | SwinIR (Origin) | X3 | 11.8 M | 35.04 | 0.9322 | 31.00 | 0.8542 | 29.49 | 0.8150 | 29.90 | 0.8841 | 35.28 | 0.9543 |
| | SwinIR (This Work) | | 2644147 | 33.508 | 0.9185 | 30.044 | 0.8377 | 28.909 | 0.8015 | 28.94 | 0.8633 | 33.89 | 0.9459 |
| | SwinIR (Origin) | X4 | 11.8 M | 32.72 | 0.9021 | 28.94 | 0.7914 | 27.83 | 0.7459 | 27.07 | 0.8164 | 31.67 | 0.9226 |
| | SwinIR (This Work) | | 2598003 | 31.844 | 0.8878 | 28.408 | 0.7775 | 27.25 | 0.7125 | 27.00 | 0.8132 | 30.50 | 0.9148 |

表三、專題模型訓練結果與Swin IR模型訓練結果比較




圖六、專題模型推論結果與Swin IR模型推論結果比較





圖七、Control Unit Block Design

Power analysis from Implemented netlist. Activity derived from constraints files, simulation files or vectorless analysis.

| | |
|---|---|
| **Total On-Chip Power:** | **3.105 W** |
| **Design Power Budget:** | **Not Specified** |
| **Power Budget Margin:** | **N/A** |
| **Junction Temperature:** | **28.0°C** |
| Thermal Margin: | 72.0°C (72.2 W) |
| Effective ϑJA: | 1.0°C/W |
| Power supplied to off-chip devices: | 0 W |
| Confidence level: | Medium |

Launch Power Constraint Advisor to find and fix invalid switching activity




圖八、 Control Unit Power Analysis

| Convolution | Clock Speed | DSP | LUT | FF | BRAM | Power |
|---|---|---|---|---|---|---|
| Row Stationary | 162.52 MHz | 1% | 4 % | 3% | 1% | 3.47 W |
| Stream-Based Linebuffer | 181.1 MHz | 1% | 3 % | 3% | 1% | 3.444 W |

表四、Convolution比較結果

| Device | Light QFSRCNN | 定點數最佳化<br>SwinIR超解析硬體加速器 |
|---|---|---|
| FPGA | Kintex-7 XC7K410T | ZCU106-Zynq UltraScale+<br>MPSoC |
| Precision | FP 13 | INT8 |
| DSP | 1512 (98 %) | 47 (2.72 %) |
| LUT | 167 K (41 %) | 15K (6.55 %) |
| FF | 158 K (31 %) | 23K (5.07 %) |
| BRAM | 188 (24 %) | 3 (0.96 %) |
| Troughtput | 780 GOPS | 24.6 GOPS |
| Clock Speed | 130 MHz | 154.8 MHz |

表五、定點數最佳化SwinIR超解析硬體加速器與QFSRCNN結果比較表

*Thanks for your attention ! !*