

賴 敬 予 Lai , Jing Yu

電話: 0913727310　Email: andylai915@gmail.com

基本資料

學歷

碩士:國立台灣科技大學電子所計算機組

學士:私立淡江大學電機系

學業表現

碩士班 (GPA 3.75/4.3)

學士班畢業名次 1/76 (GPA 4.3/4.3)
獲三次書卷獎

專業技能

硬體描述語言與驗證：Verilog, SystemVerilog, UVM
EDA 工具：Synopsys (Design Compiler, ICC I, II, VCS, Verdi), Cadence (Innovus, Virtuoso)
程式語言：C/C++, Python, Shell Script
AI 框架與應用：PyTorch, TensorFlow

研究專題與研究計畫

研究專題 SwinIR超解析硬體加速器　2025/03/28 ~ 2026/02/23

- SwinIR超解析模型 Validation & Inference
- SwinIR子電路RTL、HLS Simulation
- SwinIR硬體加速器 Inference & Spec Compare

參與國科會晶創計畫--應用於無人機之多光譜影像人工智慧處理器與系統設計--子三計畫 資料融合與多光譜影像超解析技術之應用　2025/03/27~2025/08/21

- 進行計畫後期的SwinIR 系列硬體模型設計、訓練、硬體加速器實作以及推論，進行ZCU106的板上測試，並透過TSMC 180nm製程進行Synthesis

參與科技部計畫 -- 應用於建物裂縫偵測之人工智慧影像超解析度與語義分割技術研究與實現　2025/03/27~2025/08/26

- 將 YOLO v8 的改進架構進行語義分割，建立資料集進行超解析後完成模型訓練與推論

參與並協助CVGIP的發表　2025/03/27~2025/08/26

- 將 YOLO with Attention Mechanisms for Building Cracks Detection 論文張貼於 CVGIP 研討會展場。

Arty A7 RISC-V 影像辨識 FPGA 開發與硬體加速　2026/02/23~2026/06/13

- 利用開發板Arty A7進行影像辨識開發，完整進行FPGA開發並透過硬體加速器加速影像辨識，使用TSMC 16nm 製程進行Synthesis完成gate sim ，功耗僅1.5980 mW

32-point FFT 硬體加速器設計　2026/02/23~2026/06/13

- 將32點數的FFT進行Butterfly Operation的平行化以及FFT層級間的管線化進行加速並驗證成功，透過TSMC 180nm製程進行Synthesis並完成gate sim

AES-128 加密電路加速器　2026/02/02~2027/02/22(Expected)

- 將AES加密器的Galois Field以及矩陣運算進行管線化與平行化加速並成功完成驗證以及uvm驗證，透過TSMC 180nm製程進行Synthesis & APR 預計在2027年2月下線

BloodMNIST卷積加速器　2026/09/07~2026/11/05

- 將配合 143kb SRAM片上記憶體以及網路架構間的管線化與平行化加快計算，並完成神經網路的驗證，在 4900 cycles 內完成圖片辨識， FPS達到 20172.475，透過TSMC 16nm製程進行Synthesis完成gate sim， 且Total Cell Area僅 36001 μm^2

ResNet 影像去噪加速器 2026/09/07~2026/11/26(Expected)

- 透過Residual Buffer解決Resnet殘差值的DRAM Access功率消耗，透過Buffer間的平行化加大Throughput與FPS，使用TSMC 16nm 製程進行Synthesis完成驗證

16-Bit RISC Computer 2026/09/07~2026/12/27(Expected)

- 設計RISC Multiple-cycle架構，透過設計register file、ALU、time generator、Memory、PC Unit等元件組成Controller與Datapath完成RISC指令集的所有操作，進行驗證，最後使用TSMC 180nm 製程進行Synthesis完成驗證

論文發表

IET ICETA 2025. Jen-Shiun Chiang, Ching-Yu Tsai and Jing-Yu Lai, YOLO with Attention Mechanisms for Building Cracks Detection, Accepted.以第一作者身分發表並獲得 Best Paper Award 2025/03/27~2025/10/26

- 挑戰度極高的建築物裂縫，透過改良網路結構、嵌入不同層級注意力模組、建立新的標註建築裂縫影像資料集，解決了建築物裂縫檢測中資料集較少的問題

競賽經歷

參與 2025 全國大學校院積體電路 IC 設計競賽 E組 2024/12/31~2025/03/26

參與 2025 FPGA 智慧運算與終端節點創意應用競賽入圍決賽 定點數最佳化SwinIR超解析硬體加速器 2025/03/27~2025/09/06

參與 2026 FPGA 智慧運算與終端節點創意應用競賽 基於低功耗邊緣運算之智慧終端人臉辨識系統 2026/04/01~2026/07/30

課程、專業訓練與自主學習

使用茂綸、有崴 H100 進行 Stable Diffusion + SwniOIRD 生成式模型開發 2024/06/12 ~ 2025/07/01

晶片設計課程 Cell-based IC Implementation and Verification 2025/02/06 ~ 2025/02/07

晶片設計課程 SystemVerilog 2026/06/15 ~ 2026/06/17

晶片設計課程 Logic Synthesis with Design Compiler(Lab:ADFP TSMC 16nm) 2026/06/24 ~ 2026/06/26

晶片設計課程 Cell-based IC Physical Design and Verification with Innovus 2026/07/01 ~ 2026/07/03

晶片設計課程 Logic Synthesis with Design Compiler 2026/08/05 ~ 2026/08/07

晶片設計課程 Arm Cortex-A55 AI SoC Design Platform 2026/08/11 ~ 2026/08/14

晶片設計課程 UVM Verification 2026/08/27 ~ 2026/08/28

課程成績級次

低功率晶片系統設計 A	電路學 A+	低功率電路與系統設計 A
邏輯設計 A+	電子學一、二 A+	計算機韌體實驗 A+
程式設計 一 A	電磁學 A+	計算機組織 A+
程式設計 二 A+	微處理機概論 A+	超大型積體電路概論 A+
數位系統設計 A+	訊號與系統 A+	微處理機實驗 A+
工數一、二 A+	介面實驗 A+	高等計算季演算法 A-

社團經驗

淡江大學電機系學會成員
淡江大學福智青年社社員
協助福智青年社舉辦蔬食展
2024/09/16~2024/01/19