1 Introduction

本設計實作了 16 位元多週期 RISC 處理器，使用 Xilinx ISE 14.7 建立階層式電路，目標元件為 Spartan 6 xc6slx25t-2-fgg484。設計範圍包含儲存元件、算術電路、多工器、指令解碼器、控制器與資料路徑，共 33 個模組。

控制器以 FETCH、EXEC、STORE 與 HALT 四種狀態安排資料傳送。一般指令經過 FETCH 與 EXEC，STR 另使用 STORE 完成記憶體寫入。資料路徑整合八個 16 位元通用暫存器、ALU、PC、IR、旗標暫存器及 256 字記憶體，指令與資料共用記憶體存取路徑。

驗證分為單元功能模擬、配置繞線後時序模擬與靜態時序分析。測試平台在指定時間比對實際值與期望值，完整系統以最大最小值、六數相加、記憶體搬移、平方根與插入排序五個程式檢查指令執行。既有驗證紀錄顯示，Behavior 與 Postsim MAX 均完成 83 項檢查，錯誤數為 0。

完整系統採用 **20 ns 時脈週期與 50% 工作週期**。配置繞線後的靜態時序報表列出最小週期 18.726 ns，**最差 setup slack 為 1.274 ns**。以下依模組說明電路結構、介面、驗證結果與實作資源，並於 Discussion 說明取樣時機及時序限制的適用範圍。

2 Design Implementation

系統架構

RISC_complete 以同一個 clk 連接 controller 與 datapath。controller 由 instruction_decoder、time_generator 及 controller_controls 組成。instruction_decoder 辨識指令，time_generator 保存執行狀態，controller_controls 結合狀態與旗標產生載入、寫入及多工器選擇訊號。datapath 依控制訊號完成暫存器讀寫、算術運算、記憶體存取及 PC 更新。

PC_unit 保留獨立加法器，取指階段計算 PC 加一，執行相對分支與 JAL 時改以符號擴充位移作為加數。ALU 負責資料算術、比較與資料記憶體有效地址。兩條運算路徑分別產生結果，JAL 的返回地址由 PC_current 經寫回多工器存入目的暫存器。

時脈限制與驗證條件

模組的 UCF 限制將 clk 網路歸入 cpu_clock，並以 TS_cpu_clock 設定 20 ns 的 PERIOD，工作週期為 HIGH 50%。此設定對應 50 MHz，時脈高電位與低電位各維持 10 ns。完整系統的測試平台使用相同週期，以避免實作時脈限制與模擬不一致。

PERIOD 限制用於靜態時序分析，不會自行產生模擬時脈。測試平台仍須產生 clk，並在初始化完成後施加有效測試。資料、載入允許與選擇訊號應避開有效時脈邊緣切換，輸出則在時脈邊緣或輸入改變後預留傳播時間再進行比對。非同步重置的檢查同樣需要考慮了配置繞線後的清除延遲。

Postsim 使用配置繞線後網表，並以 SDF 紀錄元件與繞線延遲。測試平台中的觀察延遲只決定何時取樣，不會改變硬體延遲，也不能替代 setup、hold 與 recovery 等時序檢查。

多工器、解碼器與 ALU 為純組合模組，沒有 clk 輸入。本報告依課程要求，以 Behavior、Postsim 與 Design Summary 檢查這些模組，**不另外進行獨立的靜態時序檢查**。整合到處理器後，位於暫存器之間的組合邏輯仍納入 datapath 與完整系統的 20 ns 時脈分析。

實作結果摘要

實作結果依九個重要模組整理，涵蓋 Register File、ALU、RF-plus-ALU、PC Circuitry、Complete Datapath、Timing Generator、Instruction Decoder、Complete Controller 與 Complete Computer。先以 Design Summary 說明儲存元件及組合邏輯的硬體成本，再以 Timing 資訊說明時脈限制、分析端點與可判定的範圍。

LUT 用量反映邏輯與分散式記憶體的配置，FF 用量反映實際保存的狀態位元，occupied Slices 則反映配置後占用的位置。三者意義不同。以下數字取自各模組目前附上的報表。

重要模組	LUT	FF	Slices	資源對應的硬體功能
16-Bit Eight-Register Register File register_file	232	128	104	八組 16 位元 FF 儲存資料，LUT 實現寫入解碼及雙讀取通路。
16-Bit ALU alu	54	0	26	共享加減法與 NZVC 組合邏輯，輸出由外部暫存器保存。
16-Bit RF-plus-ALU rf_alu	286	128	122	RF 保存 128 bit，組合邏輯完成雙埠讀取、立即值選擇及 ALU 運算。
PC Circuitry pc_unit	58	16	28	16 個 FF 保存 PC，LUT 實現共享加法器與下一個 PC 的來源選擇。
Complete Datapath Module datapath	660	196	265	含 RF、PC、IR、WDR、OutR 與旗標。64 個 LUT 用作資料記憶體。
Timing Generator time_generator	8	2	4	兩個狀態 FF 編碼 FETCH、EXEC、STORE 及 HALT，LUT 產生次態與解碼。
Instruction Decoder instruction_decoder	38	0	16	純組合指令辨識。配置各個指令的解碼器。
Complete Controller controller	72	2	27	兩個 FF 保存控制狀態，LUT 整合解碼、次態與資料路徑控制訊號。
Complete Computer RISC_complete	724	198	261	整合資料路徑與控制器。198 個 FF 保存 CPU 狀態，64 個 LUT 用作 RAM。

表 2-1 九個重要模組的 Design Summary 摘要

RF 的 128 個 FF 對應八組 16 位元暫存器。datapath 的 196 個 FF 再加入 PC、IR、WDR、OutR 與四個旗標，完整 CPU 的 198 個 FF 則多出兩個控制狀態位元。這組對照可用來檢查架構中的儲存位置是否合理。

各單元獨立實作與整合實作可能採用不同的共用邏輯及配置方式，**不得將各列 LUT 或 Slices 直接相加當作完整 CPU 的面積。**記憶體單元另列於第 2.18 節，其 4096 bit 由 64 個 RAM LUT 保存，不計入 Slice FF。

Timing 資訊摘要

含暫存器的模組以 PERIOD 20 ns、HIGH 50% 進行原有報表的判讀。setup slack 為正表示所分析路徑在這組限制下仍有建立時間裕量(Slack)，最小週期則可能同時受資料路徑與元件切換限制影響。應先確認分析到哪些端點，再判讀是否通過，不能只看 0 timing errors。

重要模組	分析範圍與結果判讀
16-Bit Eight-Register Register File register_file	20 ns 原單元報表為 0 條資料路徑。2.666 ns 是元件切換限制，不能代表讀取延遲。
16-Bit ALU alu	純組合模組，不要求獨立靜態時序檢查。
16-Bit RF-plus-ALU rf_alu	20 ns 原單元報表為 0 條資料路徑。不能據此宣稱 RF 讀出至 ALU 寫回已滿足時序。
PC Circuitry pc_unit	20 ns 分析 136 條路徑及 31 個端點。最小週期 11.138 ns，setup 裕量 8.862 ns，時序錯誤 0。
Complete Datapath Module datapath	20 ns 分析 2,949,199 條路徑及 1432 個端點。最小週期 17.047 ns，setup 裕量 2.953 ns，時序錯誤 0。
Timing Generator time_generator	20 ns 分析 10 條路徑及 5 個端點。最小週期 2.666 ns，setup 裕量 17.603 ns，時序錯誤 0。
Instruction Decoder instruction_decoder	純組合模組，不要求獨立靜態時序檢查。
Complete Controller controller	20 ns 分析 10 條路徑及 5 個端點。最小週期 2.666 ns，setup 裕量 17.751 ns，時序錯誤 0。
Complete Computer RISC_complete	20 ns 分析 23,591,091 條路徑及 1520 個端點。最小週期 18.726 ns，setup 裕量 1.274 ns，時序錯誤 0。

表 2-2 九個重要模組的 Timing 資訊摘要

ALU 與 Instruction Decoder 為純組合模組，依要求不另做獨立靜態時序檢查。Register File 與 RF-plus-ALU 雖有時序報表，但原單元資料路徑數為零，不能宣稱讀取及運算路徑已完整受檢。這些單元接入 datapath 後，由整合報表分析實際形成的暫存器資料路徑。

完整 CPU 的最差 setup 裕量為 1.274 ns，小於獨立 PC 與控制器的裕量，表示整合後的指令控制與資料選擇路徑較接近 20 ns 限制。以下各節將資源數與電路功能對應，並分開列出 Design Summary 與 Timing 資訊。