私立淡江大學電機工程學系

實務專題摘要本

SwinIR 超解析硬體加速器
SwinIR Superresolution Hardware Accelerator

指導教授：江正雄 博士

專題生：賴敬予

中華民國 115 年 9 月

一、研究背景與動機

超解析（Super-Resolution, SR）技術可有效提升影像品質與下游任務準確率。過去有多種 SR 硬體加速器但多未涵蓋完整標準資料集，因此仍具改進空間。本研究以神經網路架構 SwinIR 為核心，針對標準影像集進行測試與優化，並採用浮點運算以追求可擴增高解析度的效果，以及使用定點運算追求高性能。本研究將系統實作於 Xilinx ZCU106（Zynq UltraScale+ MPSoC）開發平台，進行實測驗證，評估其在影像重建品質（以 PSNR 為指標）。實驗結果顯示，本加速器具備高度適應性與移植性，適合應用於資源受限之邊緣裝置與智慧視覺系統。

二、實驗設計

本研究採雙架構設計：

(1) RTL 設計：以傳統 RTL 實現可擴增式浮點數 SwinIR 加速器評估效能。

(2) HLS 設計：以 HLS 轉 RTL 方式實現定點數最佳化 SwinIR 加速器。完成後轉為 RTL 進行 Synthesis 與 Implementation 並產生 Bitstream，燒錄於 FPGA 上進行實測。

最終將比較與現有 SR 硬體加速器比較在效能上的優勢。

三、系統實現之預期成果

(1)具備高擴展性的模組設計


設計共享參數(Share Parameter)讓所有模組皆具備可調整參數的設計，支援彈性設定特徵維度、WMSA、SWMSA 中 MSA 的 head 數量、Parallel 數量、Pipeline 數量、以及 SR 放大倍率等，能根據不同應用場景將運算速度、精度或功耗等需求調整配置，提升系統的適應性與擴展性。

Share Parameter	Description
D	data width
H/W	ifmap height/width
E/F	ofmap height/width
K	filter height & width
S	filter stride
M	WMSA、SWMSA Window height & width
h	# of WMSA's and SWMSA's head
C	# of Ifmap & filter channel
P	# of calculate parallel
p	# of calculate pipeline
B	# of Batch
R	output resolution
T	# of Taylor Series

表一、SwinIR 硬體硬體速器共享參數(Share Parameter)

(2)Stream-Based Line Buffer 架構


在卷積運算中導入 Stream-Based Line Buffer，相比 Row Stationary 的卷積計算更加適合大型模型的計算，有效的實現資料的連續輸入與即時處理，降低面積、記憶體存取頻率，功耗與延遲，提高整體系統效能，Stream-based Linebuffer Convolution 架構圖如圖一所示。




圖一、Stream-based Linebuffer Convolution 架構圖

(3) BatchNorm 替代 LayerNorm

將 STL 原始架構中運算成本較高的 LayerNorm 替換為硬體更友善的 BatchNorm，並於 MLP 中兩層全連接層後分別加入 BatchNorm，兼顧計算效率與特徵學習能力，雖提高計算時間，但能同時減少計算量與 Global Buffer 的負擔。最終構建之 SwinIR 超解析硬體加速器架構如圖三所示。




圖二、SwinIR 架構圖



圖三、本專題神經網路架構

(4) 高效重用的 SA Unit 設計

針對 WMSA 與 SWMSA 中大量使用的 Self-Attention 計算，設計共用的 SA Unit，供所有 heads 重複使用節省了資源的消耗，提高系統效能，SA Unit 如圖四所示。



圖四、SA Unit 架構圖

四、專題結果


本次專題的 SwinIR 將 STL 的 LayerNorm 改為 BatchNorm，並在 MLP 增加 BatchNorm 進行訓練，與原 SwinIR 進行比較，如表三所示，也可以從 PSNR、SSIM、Differnce Map 上的表現看到本次專題的 SwinIR 能夠維持接近與原有 SwinIR 架構接近的影像品質。

Convolution	Clock Speed	DSP	LUT	FF	BRAM	Power
Row Stationary	162.52 MHz	1%	4 %	3%	1%	3.47 W
Stream-Based Linebuffer	181.1 MHz	1%	3 %	3%	1%	3.444 W

表二、Convolution 比較結果

Training Dataset	Model	Scale	# of Parameter	Validation Dataset									
				Set5		Set14		BSD100		Urban100		Manga109	
				PSNR	SSIM	PSNR	SSIM	PSNR	SSIM	PSNR	SSIM	PSNR	SSIM
DIV2K	SwinIR (Origin)	X2	11.8 M	38.46	0.9624	34.61	0.9260	32.55	0.9043	33.95	0.9433	40.02	0.9800
	SwinIR (This Work)		2450291	37.495	0.9585	33.529	0.9175	31.895	0.8931	32.84	0.9218	38.54	0.9688
	SwinIR (Origin)	X3	11.8 M	35.04	0.9322	31.00	0.8542	29.49	0.8150	29.90	0.8841	35.28	0.9543
	SwinIR (This Work)		2644147	33.508	0.9185	30.044	0.8377	28.909	0.8015	28.94	0.8633	33.89	0.9459
	SwinIR (Origin)	X4	11.8 M	32.72	0.9021	28.94	0.7914	27.83	0.7459	27.07	0.8164	31.67	0.9226
	SwinIR (This Work)		2598003	31.844	0.8878	28.408	0.7775	27.25	0.7125	27.00	0.8132	30.50	0.9148

表三、專題模型訓練結果與 Swin IR 模型訓練結果比較




圖五、Control Unit Block Design


Power analysis from Implemented netlist. Activity derived from constraints files, simulation files or vectorless analysis.

Total On-Chip Power:	**3.105 W**
Design Power Budget:	**Not Specified**
Power Budget Margin:	**N/A**
Junction Temperature:	**28.0°C**
Thermal Margin:	72.0°C (72.2 W)
Effective ϑJA:	1.0°C/W
Power supplied to off-chip devices:	0 W
Confidence level:	Medium


Launch Power Constraint Advisor to find and fix invalid switching activity



圖六、Control Unit Power Analysis



圖七、專題模型推論結果與 SwinIR 模型推論結果比較



圖八、專題模型推論結果

Device	Light QFSRCNN	定點數最佳化 SwinIR超解析硬體加速器
FPGA	Kintex-7 XC7K410T	ZCU106-Zynq UltraScale+ MPSoC
Precision	FP 13	INT32
DSP	1512 (98 %)	47 (2.72 %)
LUT	167 K (41 %)	15K (6.55 %)
FF	158 K (31 %)	23K (5.07 %)
BRAM	188 (24 %)	3 (0.96 %)
Troughtput	780 GOPS	24.6 GOPS
Clock Speed	130 MHz	154.8 MHz

表四、定點數最佳化 SwinIR 超解析硬體加速器與 QFSRCNN 結果比較表