



```
float fir_filter(float input, float *coef, int n, float *history
      int i;
      float *hist_ptr, *hist1_ptr, *coef_ptr;
      float output;
      hist_ptr = history;
      hist1_ptr = hist_ptr;
                                     /* use for history update */
      coef_ptr = coef + n - 1;
                                     /* point to last coef */
/*form output accumulation */
      output = *hist_ptr++ * (*coef_ptr_);
      for(i = 2; i < n; i++)
            *hist1_ptr++ = *hist_ptr; /* update history array */
           output += (*hist_ptr++) * (*coef_ptr-);
      output += input * (*coef_ptr); /* input tap */
                                     /* last history */
      *hist1_ptr = input;
      return(output);
```



Elementos del MU0

• Componentes:

Un conjunto de dispositivos que configuran la estructura del MU0

- Conjunto de Instrucciones: Las operaciones que pueden ejecutarse con la estructura del MU0
- Configuración Lógica:

La estructura operativa del MU0, formada por dos elementos:

- **◆ El Camino de Datos**
- ◆ La Lógica de Control

☐ MU0 tiene 16 bits, c	on 12 bits de espacio de direcciones:
4 bits	12 bits
cod.op.	Dirección (S)



Componentes del MU0

- Contador de Programa (PC)
- Acumulador (ACC)
- Unidad Aritmético-Lógica (ALU)
- Registro de Instrucciones (IR)
- Lógica de control y de decodificación de instrucciones



Instrucciones del MU0

Instrucción	Cod.Oper.	Efecto
LDA S	0000	ACC:=mem ₁₆ [S]
STO S	0001	mem ₁₆ [S]:=ACC
ADD S	0010	$ACC:=ACC+mem_{16}[S]$
SUB S	0011	ACC:=ACC-mem ₁₆ [S]
JMP S	0100	PC:=S
JGE S	0101	if $ACC \ge 0$ PC:=S
JNE S	0110	if ACC/= 0 PC:=S
STP	0111	stop



Tipos de Instrucciones

- Procesamiento de datos (ej. ADD, SUB)
- Movimiento de datos (copian datos de un lugar de la memoria a otro o de la memoria a los registros del procesador, ej. STO, LDA)
- Control de flujo (cambia la ejecución de una parte del programa a otra diferente, ej. JMP)
- Especiales (controlan el estado de ejecución del procesador, ej. STP)
- Puede haber instrucciones que entren en más de una categoría



Direccionamiento de Instrucciones

Toda instrucción precisa:

- el nombre de la instrucción
- ◆el lugar de memoria donde están los operandos
- •el lugar de memoria donde debe guardarse el resultado
- ◆la dirección de la próxima instrucción a ejecutar

Forma "natural" de una instrucción: 4-direcciones

q bits m bits m bits m bits

cod.op. direcc. op.1 direcc. op.2 direcc. dest. direcc. próx

Ejemplo: ADD d, **s1**, **s2**, **next_i**; **d**:=**s1**+**s2**



Direccionamiento simplificado de Instrucciones

Instrucción 3-direcciones: suponiendo que la próxima instrestá en la dirección siguiente

q bits m bits m bits

cod.op. direcc. op.1 direcc. op.2 direcc. dest.

Ejemplo: ADD d, **s1**, **s2**, ; **d:=s1+s2**

Instrucción 2-direcciones: suponiendo que el registro de destino es el mismo que el registro fuente

q bits m bits m bits

cod.op. direcc. op.1 direcc. dest.

Ejemplo: ADD d, s1; d:=d+s1


Instrucción 1-dirección: suponiendo implícito el registro de destino

q bits m bits

cod.op. direcc. op.1


Ejemplo: ADD s1 ; acumulador:=acumulador+s1


















Unidad de Control del MU0: Comandos de cada Instrucción

		a	b	c	d	a	β	γ	δ	3	ф	η	φ	κ	λ
Reset	XXXX	1	X	X	X	0	0	1	1	1	0	= 0	1	1	0
LDA S	0000	0	0	X	X	1	1	1	0	0	0	= B	1	1	1
	0000	0	1	X	X	0	0	0	1	1	0	B+1	1	1	0
STO S	0001	0	0	X	X	1	X	0	0	0	1	X	1	0	1
	0001	0	1	X	X	0	0	0	1	1	0	B+1	1	1	0
ADD S	0010	0	0	X	X	1	1	1	0	0	0	A+B	1	1	1
	0010	0	1	X	X	0	0	0	1	1	0	B+1	1	1	0
SUB S	0011	0	0	X	X	1	1	1	0	0	0	A - B	1	1	1
	0011	0	1	X	X	0	0	0	1	1	0	B+1	1	1	0
JMP S	0100	0	X	X	X	1	0	0	1	1	0	B+1	1	1	0
JGE S	0101	0	X	X	0	1	0	0	1	1	0	B+1	1	1	0
	0101	0	X	X	1	0	0	0	1	1	0	B+1	1	1	0
JNE S	0110	0	X	0	X	1	0	0	1	1	0	B+1	1	1	0
	0110	0	X	1	X	0	0	0	1	1	0	B+1	1	1	0
STP	0111	0	X	X	X	1	X	0	0	0	0	X	0	1	0

Entradas

Salidas



Entradas

a	Reset
b	Ex/ft
С	ACCz
d	ACC15

Salidas

α	Asel
α	Bsel
β	ACCce
γ	PCce
δ	IRce
ε	ACCoe
ф	ALUfs
η	MEMrq
φ	RnW
κ	Ex/ft



Evolución

Hasta 1980-85: Sólo sistemas CISC ☐ Instruciones muy complejas ☐ Uso de microcódigo en ROM para implementar las operaciones más frecuentes. ☐ Instrucciones de tamaño variable y nuchos formatos diferentes
☐ Valores en memoria pueden ser utilizados directamente como operandos
☐ Cada instrucción requiere muchos ciclos de reloj
Desde 1985: Aparecen sistemas RISC
☐ Instruciones más simples
☐ Instruciones de tamaño fijo (32-b) y pocos formatos distintos
☐ Un banco de registros (32 de 32-b)
☐ Las instrucciones que procesan datos operan sólo sobre los registros
☐ Estas instrucciones están "separadas" de las que acceden a memoria
☐ Cada instrucción requiere un único ciclo de reloj
☐ La lógica de decodificación se hace con puertas lógicas
☐ Las instrucciones se ejecutan en "pipeline"



Ejecución de Instrucciones

Ejecución de una instrucción típica: 6 pasos

fetch decodif. registr. ALU memor. result.

tiempo

- 1.- Sacar la instrucción de la memoria
- 2.- Decodificar para saber de qué instrucción se trata
- 3.- Acceder a los operandos que puedan ser necesarios desde el banco de registros
- 4.- Combinar los operandos para formar:
 - a) el resultado
 - b) una dirección de memoria
- 5.- Acceder a la memoria para obtener un dato-operando
- 6.- Escribir el resultado en el banco de registros



Pipelining

Métodos para acelerar la ejecución de instrucciones:

- a.- Varios/muchos registros en "pipeline"
- b.- Caché
- 3.- Instrucciones super-escalares

fetch	decodif.	registr.	ALU	ALU memor. result.			
	fetch	decodif.	registr.	ALU	memor.	result.	
		fetch	decodif.	registr.	ALU	memor.	result.


tiempo




Pipelining: Conflictos fetch decodif. registr. **ALU** memor. result. fetch decodif. **ALU** result. registr. memor. registr. fetch decodif. **ALU** memor. result. fetch decodif. espera registr. **ALU** memor. result. tiempo




Evolución de los Sistemas de Tratamiento de Información




























Organización de ARM con pipeline de 3 etapas



- Un banco de registros
- Un desplazador/rotador (barrel shifter)
- Una ALU
- Registro de direcciones e increm.
- Registros de datos
- Decodificador de instrucciones
- Lógica de control



Organización de ARM con pipeline de 5 etapas









J.H. ets


Actividad de una instrucción de procesamiento de datos









Actividad de una instrucción de almacenamiento









Los dos primeros ciclos de actividad de una instrucción de salto









Ejemplo: ARM7100





Ejemplo: ARM7500 en un sistema





Proceso: 0,6 mm

Transistores: 550.000

Niveles de metalización: 2

Area: 70 mm²

Potencia: 690 mW

VDD: 5 V


Reloj: 33 MHz


MIPs: 30

MIPs/W: 43



Ejemplo: SA-1100





Proceso: 0,35 mm

Transistores: 2.500.000

Niveles de metalización: 32

Area: 75 mm²


Potencia: 330/550 mW MIPs: 220/250

VDD: 1,5/2 V MIPs/W: 665/450

Reloj: 190/220 MHz




Ejemplo: LEON e implementaciones






Evolución actual y en el futuro cercano






Evolución actual y en el futuro cercano












Evolución actual y en el futuro cercano





SETI-03-04 J.L.Huertas





Proceso: 0,25 mm Transistores: 110.000

Niveles de metalización: 3 Area: 2,1 mm²

Potencia: 150 mW

VDD: 2,5 V

Reloj: 200 MHz

MIPs: 220

MIPs/W: 1500

