



Herramientas de Descripción

Descripción Fucional (Algebraica, Secuencial...)
Diagrama de Bloques
Máquina de Estados Finitos (Autómata)
Grafo de Flujo o de Precedencia
Programas:

Algoritmos --> C, ADA, Fortran,... Componentes --> VHDL, Verilog,...

Combinándolos se facilita la Síntesis Con Ejemplos se ilustrará el uso de estas herramientas



Ejemplo de Descripción

- Cálculo aproximado de la raíz cuadrada de un número natural, x
- Método:

```
r es la raiz (aprox) de x
generamos 2^2, 3^2, 4^2, ... hasta que (r + 1)^2 > x
usamos d y s para calcular cómodamente el resultado
```

• Algoritmo:

```
input x;

r := 1; d := 2; s := 4; fin := 0;


while fin = 0 loop r := r+1; d := d+2; s := s+d+1;

if x < s then fin := 1; end if; end loop;
```

• Recursos:

Sumador completo de tres entradas Registros Multiplexores









Ejemplo de Descripción

• Estructura #1:





Ejemplo de Descripción




• Proceso:

Estado	fin = 0	fin = 1
s ₀	s ₁ /1111	s ₁ /0000
s ₁	s ₀ /0000	s ₁ /0000




Ejemplo de Descripción





Ejemplo de Descripción



a	b
X	S
r	1
d	2
S	d
	x r d

oper	f	c
0	a+b	
1	a+b+1	
2		1 si a < b



Ejemplo de Descripción

		1	T
sel	oper	f	c
0	2		$1 \operatorname{si} x < s$
1	0	r + 1	
2	0	d + 2	
3	1	s+d+1	

Las señales de control deben ser generadas Su temporización y valores dependen de la estructura elegida

• Proceso:

$$sel <= '1'; oper <= '0'; esc_c <= '0'; esc_r <= '1'; esc_d <= '0'; esc_s <= '0'; sync;$$
 $sel <= '2'; oper <= '0'; esc_c <= '0'; esc_r <= '0'; esc_d <= '1'; esc_s <= '0'; sync;$
 $sel <= '3'; oper <= '1'; esc_c <= '0'; esc_r <= '0'; esc_d <= '0'; esc_s <= '1'; sync;$
 $sel <= '0'; oper <= '2'; esc_c <= '1'; esc_r <= '0'; esc_d <= '0'; esc_s <= '0'; sync;$
 $end loop;$



Ejemplo de Descripción CLK - sel sel Unidad de fin oper **Control** oper oper escr_s escr_r escr_d escr_c escr c escr r escr d escr s salida



Ejemplo de Descripción

while fin = '0' loop

$$sel <= '1'; oper <= '0'; esc_c <= '0'; esc_r <= '1'; esc_d <= '0'; esc_s <= '0'; sync;$$

$$sel \le 2'; oper \le 0'; esc_c \le 0'; esc_r \le 0'; esc_d \le 1'; esc_s \le 0'; sync;$$

$$sel <= '3'; oper <= '1'; esc_c <= '0'; esc_r <= '0'; esc_d <= '0'; esc_s <= '1'; sync;$$

$$sel \le '0'; oper \le '2'; esc_c \le '1'; esc_r \le '0'; esc_d \le '0'; esc_s \le '0'; sync;$$

S₄ end loop;

Estado	fin = 0	fin = 1
s ₀	s ₁ /100100	s ₄ /0000
s_1	s ₂ /200010	s ₂ /200010
s ₂	s ₃ /310001	s ₃ /310001
S ₃	s ₀ /021000	s ₀ /021000
S ₄	s ₄ /0000	s ₄ /0000



Requisitos de un lenguaje de Descripción de Hardware

Capacidad	de describir:
•	☐ Bloques Funcionales, de los que se conoce su operación ☐ Bloques Estructurales, de los que se conoce su estructura interna ☐ Bibliotecas
	Conexiones entre bloques
Capacidad	de describir:
-	☐ Algoritmos que relacionen E/S de los bloques funcionales ☐ Bibliotecas, que continen bloques funcionales ☐ Jerarquías, de manera que un bloque estructural pueda ser considerado un componente descrito a un ninel inferior
Se puede a	sociar un Proceso a cada Bloque:
	☐ Si es Funcional, describe la relación entre entradas y salidas ☐ Si es Estructural, puede arrancar otros procesos de nivel inferior ☐ La comunicación entre Procesos se hace a través de Señales ☐ Las Señales entran o salen de los Bloques a través de Puertos
Los Bloque	es se encapsulan en Entidades, caracterizadas por: Sus Puertos (señales "visibles" desde fuera de la entidad) Su arquitectura o descripción interna



Ejemplo de Descripción

• VHDL:

□ Librerías

library nombre; use paquete;

descripción del sistema

entity componente is
 declaro variables (entrada/salida, #bits,...)
end componente;

descripción de su operación

```
architecture flujo of componente is

declaro señales (nombre, tipo, #bits,...)

begin

process

programa de operación

end process

end flujo;
```

☐ Esta descripción puede ser Recurrente



Ejemplo 1: Tabla de Estados

X_1X_0	00	01	10	11
A	A/0	B/0	Q/1	
В	P/1	B/0		C/0
C		S/1	D /0	C/0
D	A/0		D/0	R/1
P	P/1	B/0	Q/1	
Q	A/0		Q/1	R/1
R		S/1	D/0	R/1
S	P/1	S/1		C/0



Ejemplo #1: Tabla de Estados

X_1X_0	00	01	10	11
AQ	AQ/0	BP/0	AQ/1	DR/1
BP	BP/1	BP/0	AQ/1	CS/0
CS	BP/1	CS/1	DR/0	CS/0
DR	AQ/0	CS/1	DR/0	DR/1

Equivalencias:

A-Q, B-P, C-S, D-R



Ejemplo #1: Descripción VHDL

```
library ieee; use ieee.std logic 1164.all;
entity ejemplo#1 is
  port (x1, x0, clk, reset: in std logic; z: out std logic);
end ejemplo#1;
                                                   if reset = '1' then presente <= AQ;
                                                   elsif clk'event and clk = '1' then
architecture funcional of ejemplo#1 is
                                                      case presente is
  type estado is (AQ, BP, CS, DR);
                                                         when AQ =>
  signal presente: estado := AO;
                                                           if x1 = 0' and x0 = 1' then presente = BP;
begin
                                                           elsif x1 = '1' and x0 = '1' then presente \leq DR; end if:
  process (reset, clk, presente)
                                                         when BP =>
  begin
                                                           if x1 = '1' and x0 = '0' then presente \leq AQ;
       case presente is
                                                           elsif x1 = '1' and x0 = '1' then presente \leq CS; end if:
          when AQ \Rightarrow z \leq x1;
                                                         when CS =>
         when BP \Rightarrow z \leq not(x0);
                                                           if x1 = 0' and x0 = 0' then presente = BP:
          when CS \Rightarrow z \leq not(x1);
                                                           elsif x1 = '1' and x0 = '0' then presente \leq DR; end if;
          when DR \Rightarrow z \leqslant x0;
                                                         when DR =>
       end case;
                                                           if x1 = 0' and x0 = 0' then presente A0:
                                                           elsif x1 = '0' and x0 = '1' then presente \leq CS; end if:
                                                      end case:
                                                   end if:
                                               end process;
```

end funcional;



Ejemplo #1: Descripción VHDL de una Prueba

```
library ieee; use ieee.std logic 1164.all;
entity test ejemplo#1 is end test ejemplo#1;
architecture test of test ejemplo#1 is
    component ejemplo#1
    port (x1, x0, clk, reset: in std logic; z: out std logic);
end component;
for all: ejemplo#1 use entity work.ejemplo#1(funcional);
    signal x1, x0, reset, z: std logic;
    signal clk: std_logic := '0';
begin
           etiqueta: ejemplo#1 port map (x1, x0, clk, reset, z);
           clk <= not (clk) after 50 ns;
           reset <= '1', '0' after 100 ns:
           x1 <= '0', '1' after 200 ns, '0' after 400 ns, '1' after 600 ns, '0' after 800 ns,
           '1' after 1000 ns, '0' after 1300 ns, '1' after 1500 ns, '0' after 1700 ns, '1' after 1900 ns;
           x0 <= '0', '1' after 300 ns, '0' after 500 ns, '1' after 700 ns, '0' after 900 ns,
           '1' after 1100 ns, '0' after 1200 ns, '1' after 1400 ns, '0' after 1600 ns, '1' after 1800 ns;
end test;
```



Ejemplo de Descripción: Datos

```
library ieee; use ieee.std logic.all;;
entity estructura de datos is
    port (reset, clk, esc c, esc r, esc d, esc s: in std logic;
    sel, oper: in std logic vector(1 downto 0); x: in unsigned(7 downto 0);
    resultado: out unsigned(7 downto 0); fin: out std logic);
end estructura de datos;
architecture flujo of estructura de datos is
      signal a, b, f, r, d, s: unsigned (7 downto 0);
      signal c: std logic;
begin
    r \le 00000001' when reset = '1' else f when clk = 1' and esc r = 1';
    d \le 00000010' when reset = 1' else f when clk = 1' and esc d = 1';
    s \le 00000100' when reset = '1' else f when clk = '1' and esc s = '1';
    fin \le 0' when reset = 1' else c when clk = 1' and esc c = 1';
    with sel select a \le x when '00', r when '01', d when '10', s when others:
    with sel select b \le s when '00', '00000001' when '01', '00000010'
          when '10', d when others:
    with oper select f \le a+b when '00', a+b+1 when '01', a+b when others;
    c \le 1' when a \le b else '0':
    resultado \le r:
end flujo;
```



Ejemplo de Descripción: Control

```
library ieee; use ieee.std logic.all;;
entity unidad de control is
    port (reset, clk: in std logic; esc c, esc r, esc d, esc s: out std logic;
     sel, oper: out std_logic_vector(1 downto 0); fin: in std logic;;
     resultado: out unsigned(7 downto 0); fin: out std logic);
end unidad de control;
architecture máquina de estados of unidad de control is
      type estado is (s0, s1, s2, s3, s4);
      signal presente: estado;
 begin
                  (ver transparencia siguiente)
 end máquina de estados;
```



Ejemplo de Descripción: Control

```
library ieee; use ieee.std logic.all;;
entity unidad de control is
    port (reset, clk: in std logic; esc c, esc r, esc d, esc s: out std logic;
     sel, oper: out std_logic_vector(1 downto 0); fin: in std logic;;
     resultado: out unsigned(7 downto 0); fin: out std logic);
end unidad de control;
architecture máquina de estados of unidad de control is
      type estado is (s0, s1, s2, s3, s4);
      signal presente: estado;
 begin
                  (ver transparencias siguientes)
 end máquina de estados;
```



Ejemplo de Descripción: Control (parte 1)

```
begin
 process (reset, clk, presente)
  begin
     case presente is
       when S0 = >
         if fin = '0' then sel <= '01'; oper <= '00'; esc \ c <= '0'; esc \ r <= '1'; esc \ d <= '0';
              esc \ s \le 0':
         else sel \le 00'; oper \le 00'; esc \ c \le 0'; esc \ r \le 0'; esc \ d \le 0'; esc \ d \le 0';
         end if:
       when S1 = >
              sel <= '10'; oper <= '00'; esc c <= '0'; esc r <= '0'; esc d <= '1'; esc s <= '0';
       when S2 =>
              sel \le '11'; oper \le '01'; esc \ c \le '0'; esc \ r \le '0'; esc \ d \le '0'; esc \ s \le '1';
        when S3 =>
              sel \le '00'; oper \le '10'; esc \ c \le '1'; ; esc \ r \le '0'; esc \ d \le '0'; esc \ s \le '0';
       when S4 =>
              sel \le '00'; oper \le '00'; esc \ c \le '0'; ; esc \ r \le '0'; esc \ d \le '0'; esc \ s \le '0';
     end case
```

(sigue en la siguiente transparencia)



Ejemplo de Descripción: Control (parte 2)

```
end case
     if reset= '1' then presente <= S0; elsif clk = '1'
     then
       case presente is
          when S0 \Rightarrow if fin = '0' then presente <= S1;
          else presente <= S4; end if;</pre>
          when S1 => presente <= S2;
          when S2 => presente <= S3;
          when S3 => presente <= S0;
          when S4 => presente <= S4;
        end case
      end if
  end process
end máquina de estados;
```



Ejemplos

Contador de 20 Contador programable de 5 a 30 Contador bidireccional Contador bidireccional y programable de 4 a 40



Ejemplo de Filtro

Problema:

Diseñar un filtro con función de transferencia


$$H(z) = \frac{(0.1z^{-1})(0.15)}{(0.15 + 0.1z^{-1} - 0.05z^{-2})(-1 + 0.75z^{-1} + 0.25z^{-2})}$$

$$y(n) = \sum_{m=0}^{M} b_m x(n-m) - \sum_{k=1}^{N} a_k y(n-k)$$


Multiplexando una estructura bicuadrática usando codificación binaria pura y una precisión de 8 bits



 β_{11}









Ejemplo de Filtro: Estructura de Datos

$$H(z) = \frac{(0.1z^{-1})(0.15)}{(0.15 + 0.1z^{-1} - 0.05z^{-2})(-1 + 0.75z^{-1} + 0.25z^{-2})}$$

$$y_1(n) = 0, 1x(n-1) - (0, 1y_1(n-1)) + 0, 05y_1(n-2)$$

$$y_2(n) = -0, 15y_1(n) + 0, 75y_2(n-1) + 0, 25y_2(n-2)$$



