

自分だけの半導体が作れる世界とは？

～RISC-V WG主催第17回Webセミナー～

今村謙之 (Noritsuna Imamura) @ ISHI会
noritsuna@ishi-kai.org

アジェンダ

- 私がいる世界（自己紹介）
- Openがもたらした世界
- Do It with Othersの世界
- 世界の潮流がもたらす世界
- 中国半導体業界とそれがもたらす世界
- 革新が生まれる世界





私がいる世界（自己紹介）




踊りました！



プロセス実習内容

赤：実施する工程、黒：講義中などにスタッフが進める工程、青：事前実施工程




55工程 1 μ m 1poly-1Al [8Masks]


1. 超純水洗浄
2. p-Wellイオン注入 (全面)
3. RCA洗浄
4. Wet酸化
5. n-Wellフォトリソ[1]※兼マーキング1
6. 酸化膜エッチング
7. n-wellイオン注入
8. フォトレジスト除去
9. RCA洗浄
10. Dry酸化・熱拡散
11. 酸化膜除去
12. RCA洗浄
13. バット酸化
14. 窒化膜堆積
15. 窒化膜熱処理
16. アクティブ領域フォトリソ[2]
17. 窒化膜エッチング
18. フォトレジスト除去
19. チャネルストップ領域フォトリソ[3]
20. チャネルストップ領域イオン注入

21. フォトレジスト除去
22. RCA洗浄
23. フィールド酸化 (LOCOS)
24. 窒化膜除去
25. バット酸化膜除去
26. RCA洗浄
27. 犠牲酸化
28. 閾値調整イオン注入
29. 犠牲酸化膜除去
30. RCA洗浄
31. ゲート酸化
32. Poly-Si堆積
33. イオン注入 (Poly-Si)
34. ゲートフォトリソ[4]※兼マーキング2
35. Poly-Siエッチング
36. フォトレジスト除去
37. p-ch S/Dフォトリソ[5]
38. p-ch S/Dイオン注入
39. フォトレジスト除去
40. n-ch S/Dフォトリソ[6]

41. n-ch S/Dイオン注入
42. フォトレジスト除去
43. RCA洗浄
44. S/D活性化熱処理
45. 酸化膜堆積
46. コンタクトフォトリソ[7]
47. 酸化膜エッチング
48. 酸化膜エッチング (HF)
49. フォトレジスト除去
50. HF洗浄
51. Al堆積
52. Al配線フォトリソ[8]
53. Alエッチング
54. フォトレジスト除去
55. Alシンタリング

↓
作製ウエハの測定





第25回 エンターテインメント部門 審査委員会推薦作品

8bit

プロダクト

新里 祐教／今村 謙之〔日本〕


作品概要



Openがもたらした世界



OpenMPWとは？



Google でカスタム シリコンを作成する

カスタム シリコンを、ソフトウェアのように大規模に誰でも簡単に作成できます。

[ホーム](#) [ガイド](#) [研究](#)

独自のシリコンを作成する

Google は SkyWater Technology Foundry および Efabless と提携して、製造可能なシリコンの設計をあらゆるデベロッパーが行えるように、完全なオープンソースのプロセス設計キット（PDK）と関連ツールを提供しています。

1 か月おきにオープンソースの設計を提出して Open MPW シャトル プログラムに参加し、料金なしで製造してもらうことができます。

主催

Google社・eFabless社

ファブ

SkyWater Technology Foundry社/Global Foundries社

プロセスルール

130nm/180nm

レイヤー数

6層

ユーザエリアサイズ

3.2mm * 3.0mm

パッケージ

QFN

製造チップ数

50個

評価ボード（電源やデバッグ用ポートを装備）

枚

シャトルタイミング

偶数月に1回 現在不定期

料金

無料（有料プラン有り）

ツール類

全てオープンソースソフトウェアとして公開

制限

製造した回路はオープンソースで公開する必要がある（有料プランでは不要）

NDAとDIWO

SSCS PICO Chipathon

SSCS 中の委員会

Technical Committee on Open-Source Ecosystem (TC-OSE)
が運営する

SSCS PICO Program (Platform for IC Design Outreach)
の活動の一つが “Chipathon”

(従来の) 集積回路設計の専門家集団 (SSCS) が
オープンソースで広く多くの人々がIC設計できるような環境 (PICO) を
作ろうとしていて、そのための実験的な活動が **Chipathon**

Chipathon = Chip + Marathon

ちなみに

Boris Murmann : TC-OSE の Chair. (Stanford U. → U. Hawaii, 教授)

Sadayuki Yoshitomi (JR6PLB) : TC-OSE member

Chipathonの運営母体

Chipathon の正式名称(?)は

IEEE SSCS “PICO” Open-Source Chipathon



IEEE

Institute of Electrical and Electronics Engineers の略だが
IEEE (アイ・トリプル・イー) で固有名詞
超巨大専門職団体. 学術だけでなく標準化などもやる



SSCS

Solid-State Circuits Society

IEEE内で専門分野を細分化したソサイエティの一つ.
集積回路の回路設計を専門に扱う

Chipathon の目的は

「Outreach のための実験」

= 専門外の人でも作れるようにする

「知識がないから恥ずかしい.
こんなこと言ったらバカにされるのでは...」
などと考えるはいけない


むしろ

「ここが分からん. 調べてもでてこない」
を言ってもらわないと困る

Chipathon2023の目標

“bench on a chip”


測定器をチップ上に載せてしまおう



別の言い方をすると “AnalogDiscovery2 on a chip”

Team Japan 担当ブロック

- PLL : クロック信号を生成
- Voltage reference : 基準電圧、基準電流を生成
- Voltage monitor : 各部の電圧 (DC) をモニタする




A large, solid orange circle occupies the left side of the frame, partially cut off by the edge.

Do It With Othersの世界

A series of five short, thick yellow dashes arranged in a curved, upward-sloping path in the bottom right corner.

Make LSI:

- 最古のオープンソースPDKプロジェクトの一つ
 - <https://scrapbox.io/makelsi/>
 - OpenRule1umPDK
 - <https://github.com/MakeLSI/OpenRule1um>



OpenRule1um

これは何

- NDA（秘密保持契約）が不要の1um設計ルール(3層メタル)と、それに関連するファイルです。
- フェニテックセミコンダクタ(PTS)のCMOS 0.6umプロセスで製造可能とする予定です。
- グリッド単位を0.5umとし、その整数倍で設計ルールを定めています。（そのためにPTSで製造可能な設計ルールぎりぎりよりは、多少大きくなりますが、その代わり、NDAが不要となります）
- コンタクトとVIAは、接続対象のML1等のレイヤの図形を含む以下のような指定したセルのみを使用可能です。単体でコンタクトやVIAの図形を描画するのは不可です。なおOpenRule1um.xlsxでは、それぞれのサイズが0.5umの整数倍ではないため、0.5umの整数倍となるように少し拡大しています。また各セル内に描画してあるコンタクトやVIAのサイズは実寸ではなく製造時には変更されます（なのでこのセルの中身をいじったり、単独でコンタクトやVIAを描画してはいけません）。またDRC（や回路抽出）は、これらのセルの外形を示すダミーレイヤを用いて行われます。※ダミーセルを実体セルに置き換えるとき、外形のメタル配線のサイズが保持されます。
- これらのダミーセルを含めた配線は、基本的にPath（幅を1um以上に設定）を使ってください。（長方形で描かない）Pathの中心線の端が、各ダミーセルの中央まで至るように配線をしてください。

半導体初学者むけ「半導体設計で使われる用語集」

※ ぼちぼち更新しています。追加して欲しい用語・略語等あれば連絡ください。

【おすすめ動画】

【京都賞記念講演】カーヴァー・ミード「情報革命の時代を生きて」

Carver Andress Mead教授の講演。EDA（集積回路設計ソフト）の生みの親です。チップ設計の歴史を俯瞰して理解することができます。

【A - F】

Analog Hard IP （Design Knowledge）

- **AFE**：Analog Front-End の略。センサー等のアナログ出力信号をデジタル信号へ変換するアナログ回路を指す。一般には、アンプやA/Dコンバータ、フィルタなどのアナログ回路を指すことが多いが、高速シリアル通信向けのクロックが重畳された小振幅信号やPAM(Pulse Amplitude Modulation)信号に変調された信号をデジタル信号に復調するミックスドシグナル回路もAFEと呼ぶことがある。SoC内部にAFEを搭載する場合と、SoCとは別チップでAFEを構成する場合がある。

VLSI.JP

[To Article Index](#)

- [OpenMPW入門 改訂版](#)
 - [OpenMPWとは](#)
 - [宣伝](#)
 - [環境構築](#)
 - [OpenLANEの概要](#)
 - [OpenLANEのインストール](#)
 - [OpenLANEの動作確認](#)
 - [OpenLANEの設定](#)
 - [Caravelの概要](#)
 - [Caravelのインストール](#)
 - [Caravelの動作確認](#)
 - [Caravelのファイル構造](#)
 - [Caravelにおけるデザインのビルド](#)
 - [Caravelのドキュメント](#)
 - [OpenMPWで自分のデザインを焼こう！](#)
 - [1. 焼きたいデザインを用意する](#)
 - [2. 自分のデザインにCaravel用のインターフェースを生やす](#)
 - [WishboneとLogic Analyzerの違い](#)
 - [Wishbone interfaceを作る](#)
 - [Logic Analyzerを扱う](#)
 - [mpri_ioを扱う](#)
 - [割り込みの扱い方](#)
 - [3. 自分のデザインをGDSIIにする](#)
 - [設定ファイルを書く](#)

OpenMPW入門 改訂版

質問、修正案、その他連絡は@Cra2yPierr0tマデ

久々に以前書いた入門記事を読んだら日本語は雑だし内容は古いしこの世の終わりみたいな出来だったので90nmに備えて書きます。

オレオレLSIを焼きたいですよね？ 焼きましょう。Skywater社がPDKを公開し、OSSなGDSIIコンパイラであるOpenLANEも生まれました。そしてGoogleの出資によってEfablessが無料でLSIを作らせてくれるプログラム、Open MPW Shuttle Programをスタートしました。今こそオレオレLSIを焼くチャンスです。あなたの作りたいチップをGoogleの金で作りましょう！

OpenMPWとは

OpenMPW(Open Multi Project Wafer)はEfablessにGoogleが出資して生まれたシャトルプログラムであり、ホームページには次の文言が書かれています。

The shuttle provides opportunities for designers to experiment and push the state-of-the-art without having to reconcile the risk associated with the cost of fabrication. The shuttle program is open to anyone, provided that their project is fully open source and meets the other program requirements. Costs for fabrication, packaging, evaluation boards and shipping are covered by Google for this program.

出典：https://efabless.com/open_shuttle_program

このシャトルはデザイナーに製造コストに纏わるリスクを負うことなく、実験し、最先端を追求する機会を提供します。シャトルプログラムは、プロジェクトが完全にオープンソースであり、一定の要件を満たしていれば、誰でも参加することができます。製造、パッケージング、評価ボード、そして送料は全てGoogleが負担します。

つまりデザインをオープンソースにすれば**完全無料**で自分の半導体を作るプログラムという事ですね。これは熱い、参加するしかない、Google最高一生ついていきます。

と言っても提出された全てのデザインを焼いてくれるという訳ではなく、いくつかの条件が存在しています。

VLSI.jp

日本で最初にOpenMPWのシャトルに乗った人物によるOpenMPWの解説サイト & コミュニティー

ISHI会とは？

- オープン化（民主化）されたISHI=石=Silicon=半導体（ASIC/LSI/IC）を扱い、いろいろな分野を繋げていくソサエティー・コミュニティ（会）から発想されたネーミングです。

半導体を作ってみたい初心者を支える
コミュニティ

- 今後の活動方針としては、他分野の人たちを巻き込んで半導体（ASIC/LSI/IC）分野に革命を起こすという方針で、他分野向けの超初心者向けハンズオンセミナーや専門家向けの濃い内容の勉強会などのイベントを開催したり、チームを作ってOpenMPWシャトルや世界のChipathonに挑戦したり、Maker Faireなどのイベントへの参加をしていきたいと思っておりますので、よろしくお願いいたします。

ISHI会グランドデザイン

新規分野を開拓したいけどどうすればよいのかわからない

「みんなの経験をチップに！」

ASIC(LSI)化したいけど情報がない

ASIC(LSI)業界の現状（閉塞感）

- NDAでなにもしゃべれない
- 最先端は札束の応酬
 - 若者が入ってこない

他業界の現状（限界感）

- 高速・小型・省電力の要求
 - 汎用チップ+ソフトでは限

すべてがオープン！

OpenMPWの登場！

コミュニティの意義

- 成果の再利用が可能。Do It With Others(それ、みんなでやってみよう)の精神
- 日本の利点：地理的に物理的に集まりやすく、勉強会や合宿をやりやすい

ISHI会の意義

- 他（多）分野の知識の統合により、今までになかった研究・開発への期待

180 Attendees!! Record attendance among all workshops at VLSI Symposium

Open Source PDKs and EDAs, Community Experiences toward Democratization of Chip Design

Organizer : Makoto Ikeda (The University of Tokyo)&

Organizer : Mehdi Saligane (University of Michigan)

Since its launch in 2020, the Open MPW shuttle program has received over 500 to designers' experiences, including measured results, foundry perspectives, and

About Makoto Ikeda

Makoto Ikeda received his BE, ME, and Ph.D. degrees all in EE department of d.lab, the University of Tokyo. This workshop is co-organized with Dr. Mehdi S

- | 1. Design experience: "The Journey of Two Novice LSI Enthusiasts: T Communications and Yuki Azuma, University of Tsukuba
- | 2. From Zero to 1000 Open Source Custom Designs in Two Years, Mo
- | 3. The SKY130 Open Source PDK: Building an Open Source Innovati...
- | 4. Open Source Chip Design on GF180MCU – A foundry perspective, Karthik Chandrasekaran, Global





時代創造する人

創造する人の時代

MASAYUKI CHATANI

茶谷公之

The
Age of
Creators

日経BP





世界の潮流がもたらす世界



<https://qiita.com/jun1okamura/items/54a374e06e6da6294c99>

米国の動き


NSF Integrated Circuit Research, Education and Workforce Development Workshop Final Report¹

Steering Committee

- Chair: Matthew Guthaus <mrg@ucsc.edu>
- Christopher Batten <cbatten@cornell.edu>
- Erik Brunvand <ebrunvan@nsf.gov>
- Pierre-Emmanuel Gaillardon <pierre-emmanuel.gaillardon@utah.edu>
- David Harris <harris@g.hmc.edu>
- Rajit Manohar <rajit.manohar@yale.edu>
- Pinaki Mazumder <pmazumde@nsf.gov>
- Larry Pileggi <pileggi@cmu.edu>
- James Stine <james.stine@okstate.edu>

Executive Summary

As the pace of progress that has followed Moore's law continues to diminish, it is critical that the US support Integrated Circuit (IC or "chip") education and research to maintain technological innovation. Furthermore, US economic independence, security, and future international standing rely on having on-shore IC design capabilities. New devices with disparate technologies, improved design software toolchains and methodologies, and technologies to integrate heterogeneous systems will be needed to advance IC design capabilities. This will require rethinking both how we teach design to address the new complexity and how we inspire student interest in a hardware systems career path. The main recommendation of this workshop is that accessibility is the key issue. To this end, a National Chip Design Center (NCDC) should be established to further research and education by partnering academics and industry to train our future workforce. This should not be limited to R1 universities, but should also include R2, community college, minority serving institutions (MSI), and K-12 institutions to have the broadest effect. The NCDC should support the access, development, and maintenance of open design tools, tool flows, design kits, design components, and educational materials. Open-source



Funded by
the European Union

Open Source Silicon への提言

Recommendations and roadmap for the development of open-source silicon in the EU

Nov/3/2023

EUの動き

- <https://qiita.com/jun1okamura/items/332d1df15f85e3ba99ed>

見せられないよ！

日本の動き

中国半導体業界と それがもたらす世界

金沢大学：秋田純一先生のプレゼンより許可を得て転載

中国／深センの科学技術政策

- ✓役人はよく技術を勉強して、
「技術が活躍するのに必要な政策」を考える
- ✓「やらない・できない」言い訳が出ない(出せない、
のかもしれない)
- ✓例) RISC-V研究開発2億円以上に20%補助金、半
導体材料40%、国産EDは70%、国産チップにも売
上に応じて補助金

五、构建高质量人才保障体系

<https://www.ithome.com/0/645/898.htm>

(十六) 加强人才激励保障。充分发挥市场调节作用，突出以用为本、市场认可、市场评价，以人才市场价值、经济贡献为主要评价标准，建立与人才市场价值、经济贡献挂钩的市场化激励机制，重点支持引进和留住一线研发人员，工程技术骨干及中高层管理人员，个人奖励金额最高不超过 500 万元。对在列入国家鼓励的重点集成电路企业清单单位从事基础研究、核心技术研发的人才，给予一定年限的稳定支持。对市行业主管部门认定的集成电路重点单位，优先给予人才住房配额。

(十七) 实施集成电路全球人才回溯计划。加快从重点国家（地区）靶向引进全球高端人才，创新设立海外人才引进服务机构与海外人才归国绿色通道，拉通海外集成电路高层次人才“选引用留”提供全程代办服务，为高层次人才发放“鹏城优才卡”，人才凭卡可直接办理子女入学、人才住房、贴申报等业务。

(十八) 产学研联动培养各层次专业人才。大力发挥企业在人才培养中的作用，加快推进产教融合，（含技师学院）采取与集成电路企业合作的方式共建高技能人才培养基地，经认定符合条件的培训超过基地建设投入的 20% 给予一次性补助，最高 2000 万元。加强高校（含技师学院）专业建设招生规模，重点培养一批高层次、复合型人才。

地政学的要因からも、
オープンソースがアツい
(産(大企業も中小企業も)・官・学も全力)

LSI関係のマネージャ給与の20%補助金
LSI関係の外国人技術者のビザや生活優遇
LSI関係の学校創立に4億円補助
IP購入に20%補助金
自社チップ販売額の15%補助金

中国の半導体産業から学ぶこと

- ✓ 目的は「ニーズを満たすこと＝売れること」
 - ✓ 「高い技術」は目的ではない
(※エンジニア視点では異論はあると思うが、真理)
 - ✓ 徹底的なユーザ目線
→その実現のために、あらゆるレイヤの技術を組み合わせる高い機動性(デバイス～回路～システム)
←それを可能とする「エコシステム」(ハードウェアのシリコンバレー)
 - ✓ 「長いものに巻かれる」姿勢
 - ✓ 独自規格(多くは車輪の再発明)は、あまりいいことがない
 - ✓ 標準規格にのる＝仲間を増やす＝エコシステム
- ✓ (余談)私の夢＝自分が設計したチップが秋月電子で販売

おまけ: 中国のオープンソース事情


- ☑ オープンソース=开源(kai1yuan2)
- ☑ 少し前までは「ユーザ」が多かった
- ☑ 最近は中国からの開発参加がかなり多い
 - ☑ Cloud Native Computing Foundation(CNCF)全体で第3位、Kubernetesでは第2のコミット
 - ☑ Apache内の中国初の新規プロジェクト10件
- ☑ RISC-V(オープンソースな命令セット)でも活発
 - ☑ 管理メンバの57%が中国の企業・研究所
 - ☑ SoC製品も多い(Alibaba傘下のT-Headや中堅Jieliなど)

おまけ：中国の半導体業界


- ✓中国には3000社以上の半導体メーカー
(大半はファブレス＝設計専業)
 - ✓最先端SoCから安価な互換IC、ディスクリート半導体
まで、企業の幅は非常に広い
- ✓ファブ(受託製造工場)もいくつかある
 - ✓米国の(アンフェアな)規制(EUV等)から、
5nmクラスは量産できなくなっているが、
SMICが7nm量産など徐々に内製化へ進んでいる
 - ✓EDAツールはCadence等が主流だが国産も徐々に
- ✓180nm～65nm程度の、
やや古めのプロセスがアツい

中国の半導体製品(1)


- ✓ 低価格の汎用品や互換品
 - ✓ 基本、レッドオーシャン市場
 - ✓ 差別化や方案公司としてトータル設計



STM32F030(2.4x2.3mm)



CKS32F030(1.9x2.1mm)



HK32F030(2.2x2.1mm)


STmicroのSTM32F030(業界標準)と、その互換マイコン(明らかに別設計)

中国の半導体製品(1)

✓ 市場のニーズをうまく捉える／新たな市場を開拓している製品

✓ 無線通信SoC、電源管理SoCなど

✓ 少量多品種のSoC/SiP市場が成立している



一般に半導体は
初期コストが非常に高いので
少量多品種に向かない産業

Bluetoothイヤホン専用SoC
空間オーディオDSP、LiPo充電、
タッチ検出など必要機能が一式
(65nmプロセス、別フラッシュのSiP)


写真提供: 高須正和氏





革新が生まれる世界



構造を分解する





パズルになっちゃ
いました！



今までに
なかった世界の
創造

Micro Irritating Maze (電撃イライラ棒)



OpenMPWで製造中



今までに
なかった世界の
創造


Burning Silicon Accessory

ミニマルファブで製造予定




- ナノサイズのパラボラアンテナで光強度を1万倍増強 太陽光を増幅して化学エネルギー製造反応の実現へ

- 東北大学 押切友也



大口径なBSパラボラアンテナ

ナノサイズのパラボラ型
+ 金属ナノ構造




金ナノディスクを配置したパラボラ型光共振器の模式図。(b) FDTD シミュレーションモデルの断面図。(c) 金ナノディスク配列の模式図(上面図)。図中、N は金ナノディスク、Ag は銀、SiO₂はシリカガラスを指す。また、 E は入射光電場の振幅、 k は入射光進行方向、 θ は入射角度を示す。

批判の先に新世界がある



ご清聴ありがとうございました



- ホームページ
 - Github pages
 - <https://ishi-kai.org/>
- Discord上で活動中
 - <https://discord.gg/RwAWF5mZSR>
- イベント告知（勉強会など）
 - connpass
 - <https://ishikai.connpass.com/>

