

シャトル相乗りのお願い

ISHI会

Noritsuna Imamura

noritsuna@ishi-kai.org



ISHI会とは？

ISHI会とは？


- オープン化（民主化）されたISHI=石=Silicon=半導体（ASIC/LSI/IC）を扱い、いろいろな分野を繋げていくソサエティー・コミュニティ（会）から発想されたネーミングです。

半導体を作ってみたい初心者を支える コミュニティ

- 今後の活動方針としては、他分野の人たちを巻き込んで半導体（ASIC/LSI/IC）分野に革命を起こすという方針で、他分野向けの超初心者向けハンズオンセミナーや専門家向けの濃い内容の勉強会などのイベントを開催したり、チームを作ってOpenMPWシャトルや世界のChipathonに挑戦したり、Maker Faireなどのイベントへの参加をしていきたいと思っておりますので、よろしくお願いいたします。

オープンソース半導体 ～OpenMPWとは？～

1. オープンソースの設計ツール
(OpenEDA)にて設計。設計環境やスクリプトを公開することが可能であること、第三者による検証・改良・複製により、コミュニティにて共有できること。
2. オープンソースのプロセス情報
(OpenPDK)にて設計。設計資産(回路図・GDSII)やソースファイルを公開することが可能であること、第三者による検証・改良・複製により、コミュニティにて共有できること。
3. 上記 1、2 で設計したオープンソース設計チップを製造するファブ・サービスが存在し、設計したハードウェアの動作を検証できること。



半導体の設計～製造～動作確認までの全てがオープンになった！

設計

設計データ

製造

確認・解析

封入

実装・動作

なぜ今オープンソース半導体なのか？

- 半導体設計教育の危機
 - 電気電子課程への進学者の減少。教科書売上減少。VLSI教育にかかるソフトウェアのコスト高。EDAサーバーの保守・更新にかかる経費増等、教育側のコスト負担が大きすぎる。
- 半導体産業の衰退＝経済と安全保障において国家的な脅威
 - 偽造電子機器は、数十億ドル規模の闇市場が存在し、米国国防総省が購入する予備電子部品の推定 15% が偽造品であり、信頼性と安全性の両方を脅かしていると報告されている
→半導体人材育成が喫緊の課題。
- チップ設計者の作業効率向上
 - オープンソース化より、ハードウェア設計は多くの恩恵をオープンソースソフトウェアと同様に受けることができる。

オープンソース半導体・ タイムライン

- 2018 : DARPA (国防高等研究計画局) OpenIDEA プログラム
\$11.3M grant to UC San Diego for “OpenROAD” project
- 2020 : Google/efabless/SkyWater OpenMPW プログラムスタート
- 2022 : Global Foundries が OpenMPW プログラムに参加
- 2023 : 独) iHP (130nm/SiGe) が PDK のオープン化を宣言
Free Silicon Foundation (FSI) が、欧州の半導体産業の競争力、革新性、教育、
独立性、サイバー耐性、環境持続可能性などに貢献できると主張
- 2023 : Open PDKの管理を Chips Alliance がサポート


中国がアツい！

- 中国には3000社以上の半導体メーカー（大半はファブレス＝設計専門）最先端SoCから安価な互換IC、ディスプレイ半導体まで、企業の幅は非常に広い
- 世界中から中古の半導体製造装置を買い漁っている！

PCB基板製造で起きた流れが来ている！

「チカ、半導体でやっちゃいました！」が常識になる！？

☑少量多品種のSoC/SiP市場が成立している



一般に半導体は初期コストが非常に高いので少量多品種に向かない産業

Bluetoothイヤホン専用SoC
空間オーディオDSP、LiPo充電、
タッチ検出など必要機能が一式
(65nmプロセス、別フラッシュのSiP)

写真提供: 高須正和氏

zawa University <http://ifdl.jp/>

180 Attendees!! Record attendance among all workshops at VLSI Symposium

Open Source PDKs and EDAs, Community Experiences toward Democratization of Chip Design

Organizer : Makoto Ikeda (The University of Tokyo)

Co-organizer : Mehdi Saligane (University of Michigan)

Since its launch in 2020, the Open MPW shuttle program has received over 500 designers' experiences, including measured results, foundry perspectives, and

About Makoto Ikeda

Makoto Ikeda received his BE, ME, and Ph.D. degrees all in EE department of d.lab, the University of Tokyo. This workshop is co-organized with Dr. Mehdi S

- | 1. Design experience: "The Journey of Two Novice LSI Enthusiasts: T Communications and Yuki Azuma, University of Tsukuba
- | 2. From Zero to 1000 Open Source Custom Designs in Two Years, Mo
- | 3. The SKY130 Open Source PDK: Building an Open Source Innovation
- | 4. Open Source Chip Design on GF180MCU – A foundry perspective, Karthik Chandrasekaran, Global Foundries



ISHI会グランドデザイン

新規分野を開拓したいけどどうすればよいのかわからない

「みんなの経験をチップに！」

ASIC(LSI)化したいけど情報がない

ASIC(LSI)業界の現状（閉塞感）

- NDAでなにもしゃべれない
- 最先端は札束の応酬
 - 若者が入ってこない

他業界の現状（限界感）

- 高速・小型・省電力の要求
 - 汎用チップ＋ソフトでは限

すべてがオープン！

OpenMPWの登場！

コミュニティの意義


- 成果の再利用が可能。Do It With Others(それ、みんなでやってみよう)の精神
- 日本の利点：地理的に物理的に集まりやすく、勉強会や合宿をやりやすい

ISHI会の意義

- 他（多）分野の知識の統合により、今までになかった研究・開発への期待

ISHI会の情報




- メンバー数
 - 200名（20名ほど常にアクティブ）
- ホームページ
 - <https://ishi-kai.org/>
- Discord上で活動中
 - <https://discord.gg/RwAWF5mZSR>
- イベント告知（勉強会など）
 - <https://ishikai.connpass.com/>
 - 20～50名ほどが常時参加





お願いの内容






御社
×
ISHI会

設計・製造を一緒にやりませんか？

シャトル： フェニテック社シャトル便

- 1つのダイ（コア）をシェアする
 - よほど頑張らないとスカスカ
- シャトル内容
 - プロセス：600nm
 - エリア：1.8mm x 1.8mm
 - チップ数：20個
 - ピン：80ピン
- 一般向けプラン
 - 製造費：213,000円
 - パッケージ費：91,500円
 - 合計304,500円（税別）
- スポンサー費
 - 一社独占： 全額・10チップ提供
 - プラチナ：15万円・5チップ提供
 - ゴールド：10万円・3チップ提供
 - シルバー： 5万円・1チップ提供



Phenitec PHENITEC SEMICONDUCTOR Corp.



フェニテックセミコンダクター株式会社
シャトル便のご案内

フェニテックセミコンダクター株式会社（本社：岡山県井原市）では、複数のお客様または複数の試作チップ開発で共同利用可能なCMOSシャトルサービスを提供しております。

概要

- ▶ ダブルWELL 1P3M CMOS プロセス
- ▶ 電源電圧 5V
- ▶ 最小トランジスタ長 0.6μm

シャトル便サービス

2024年度運行スケジュール

1回目

5月14日 申し込み〆切
6月 2日 設計データ〆切
10月18日 お客様着




2回目

8月 2日 申し込み〆切
8月25日 設計データ〆切
12月27日 お客様着



シャトル： ISHI会シェアの実績

- 2023/12
 - OpenMPW GF-1シャトル
 - https://github.com/ishi-kai/ISHI-KAI_Multiple_Projects_OpenGFMPW-1/
- 2024/05
 - Chipathon2023
 - https://github.com/ishi-kai/Chipathon2023_ADC/tree/main/submit_version
 - <https://github.com/atuchiya/DC23-LTC2/tree/japan-test/TOP>







リターンは？

社外Blogの記事に最適！
アンテナが高いエンジニアに刺さるかも？

社内研修のご提供

- 知識ゼロから半導体設計の基礎がすべて学べる！
一番簡単なインバーター回路の出張講習会
 - Xschemによる回路設計
 - トランジスタの組み合わせで機能を実現する作業
 - ngspiceによる回路特性シミュレーション
 - 上記の回路が正しく動作するかを検証する作業
 - klayoutによる回路デザイン
 - トランジスタを実際の半導体の上に配置する作業
- 丸々1日の講習会となります。
 - 作成してもらった回路をチップに載せることも可能
- 講習会実施実績
 - <https://ishikai.connpass.com/event/303102/>
 - https://www.noritsuna.jp/download/ishi_20231110_3zki_ver2.pdf
 - 参加者の声（半導体設計未経験者。電子工作をしたことがあるレベル）
 - チップの設計体験によりすごく技術的な刺激を受けた
 - 半導体は全く未知のものだったが理解できたことで新しい知見を得ることが出来た



半導体知識は技術の到達点の一つ！
エンジニアの知識欲を満たせる！？？

ターゲット

- 半導体って話をよく聞くようになったので、具体的に知りたい！
 - 半導体の基礎知識
 - 半導体の工場のプロセスの内容
- もっとコンピュータの動作原理を知りたい！
 - 最近、自作CPUが流行っているらしい
 - どうやらコンパイラレベルさえ隠蔽されてしまったためかより原理的なところへの回帰が起こっている

日の丸半導体の復権なるか 北海道の「ラビダス」新工場、急ピッチで建設

次世代半導体の国産化を目指すラビダスが、北海道千歳市での新工場建設を急ピッチで進めている。

© 2024年05月29日 08時32分 公開

[産経新聞]



次世代半導体の国産化を目指すラビダスが、北海道千歳市での新工場建設を急ピッチで進めている。工場を起点に北海道を半導体産業の集積地とする構想も浮上し、地元は沸く。量産までの総投資額は5兆円で、経済産業省の補助金はすでに1兆円近くに達した。国主導の産業振興の新たなモデルケースとなるか、注目されている。



44個のロジックICを使った「自作CPU組み立てキット」が明日発売

2023.03.02 12:20 更新

2023.03.02 取材

ビット・トレード・ワン




組み立ては5〜6時間？CPUの構造が学べる“歯ごたえのある”工作キット

ロジックICで動作する自作CPUの組み立てキット「ロジックICで創る自作CPU組み立てキットTTM8」がビット・トレード・ワンから3月3日に発売。Shigezoneにて実機展示と予約販売が始まっている。なお同店では発売記念特価として、キットのみを税込27,500円、解説書籍同梱版を税込29,500円で販売（3月3日以降予告なく終了）する。

各種ロゴ掲載

- シャトルチップへのロゴ掲載
- 各イベントでチップを展示する場合に、説明資料などへの社名とロゴの掲載
 - ISHI会イベント一覧
 - <https://ishikai.connpass.com/>





研修内容は？





アナログLSIの設計フロー

- 回路図（ベンチマーク）を描く
- シミュレーションをする
- 回路図を基にレイアウトを描く
- レイアウトを検証する
- レイアウトを基に寄生成分を考慮したシミュレーションをする

回路図(ベンチマーク)を描いて . . .

MODELS




COMMANDS


SIM=ngspice

```
VD VDD 0 dc 1.8
VA A 0 dc 0
.control
save all
dc VA 0 1.8 0.05
plot v(a) v(y)
.endc
```

論理検証をして . . .





レイアウトを描いて . . .




レイアウトを検証して . . .

DRC

LVS



寄生成分を抽出して . . .



```
File Edit View Search Terminal Help
Loading sky130A Device Generator Menu ...
Loading "/home/user/.klayout/macros/sky130_magic_pex.tcl" from command line.
Warning: Calma reading is not undoable! I hope that's OK.
Library written using GDS-II Release 6.0
Library name: LIB
Reading "TOP".
CIF file read warning: CIF style sky130(): units rescaled by factor of 5 / 1
Extracting TOP into TOP.ext:
exttosim finished.
exttospice finished.
exttospice finished.
* NGSPICE file created from TOP.ext - technology: sky130A



.subckt TOP A Y VDD GND
X0 Y A VDD VDD sky130_fd_pr__pfet_01v8 ad=7.5e+11p pd=5.6e+06u as=7.5e+11p ps=5.
6e+06u w=2.5e+06u l=180000u
X1 Y A GND GND sky130_fd_pr__nfet_01v8 ad=3e+11p pd=2.6e+06u as=3e+11p ps=2.6e+0
6u w=1e+06u l=180000u
C0 A Y 0.05fF
C1 VDD Y 0.17fF
C2 A VDD 0.18fF
.ends
```

ベンチマークを作成して...


ngspice

```
VA inA 0 pulse(0 1.8 0 40p 40p 1n 2n) dc 0
VD VDD 0 dc 1.8
.include ~/TOP_pex_extracted.spice
.control
tran 1p 4n
wrdata ~/inv_bench.txt v(ina) v(outy)
write ~/inv_test_pex.raw
.endc
```

MODELS



ポストレイアウトシミュレーションをする



そもそもLSI回路設計に必要なものとは？

- プロセスデザインキット PDK

- シミュレーション用モデルライブラリ (SPICE)
- 検証ツール用ルールファイル (DRC, LVSなど)
- スタンダードセルライブラリ
 - レイアウト (GDS)
 - ネットリスト (SPICE)
 - 自動配線ルール (LEF)
 - Verilogシミュレーションライブラリ (LIB, V)
- 一部指定されたレイアウト (BJT)

- PDKで指定された各種ツール (EDAツール)

- 回路図エディタ or Verilogコンパイラ
 - 回路図エディタ : xschem
- レイアウトエディタ or 自動レイアウトツール
 - レイアウトエディタ : klayout, magic
- SPICEシミュレータ or Verilogシミュレータ
 - SPICEシミュレータ : ngspice, xyce /zīs/
- 検証ツール
 - 検証ツール : klayout, magic, netgen