



**Instituto Politécnico Nacional**

**Centro de Investigación en Computación**

**Secretaría de Investigación y Posgrado**

**Metodología para el desarrollo de  
funciones hardware para  
bibliotecas estáticas**

**T E S I S**  
QUE PARA OBTENER EL GRADO DE  
MAESTRO EN CIENCIAS DE LA COMPUTACIÓN  
**P R E S E N T A**  
EL ING. ALEJANDRO GOMEZ CONDE



**DIRECTORES DE TESIS:**

**Dr. MARCO A. RAMÍREZ SALINAS**

**Dr. HUGO CESAR COYOTE ESTRADA**

**MÉXICO, D.F.**

**JUNIO 2012**

# Resumen

**Sistemas Empotrados.** (en español) Un sistema empotrado es el conjunto de elementos hardware y software necesarios para solucionar un problema específico. . . .



# Abstract

**Embedded Systems.** (Using English) An Embedded system is a set of individual components that are tied together to ...



# Summary

This thesis has the following organization.

**Chapter 1** begins with ...

**Chapter 2** has ....

**Chapter 3** describes ...

**Chapter 4** presents ...

**Chapter 5** Collect all results to ....



# Thanks

I deeply appreciate the support received from CIC-IPN . . .

To my family . . .





# Acrónimos, abreviaturas y siglas

En éste apartado se listan los acrónimos, abreviaturas y siglas usadas en éste texto. Se incluye una descripción breve, la respectiva traducción en los casos que así lo requieren y la página donde aparece citada por primera vez a fin de que el lector pueda conocer el contexto en el que fue enunciada.

ABEL Advanced Boolean Expression Language  
(*Lenguaje avanzado de expresiones booleanas*), página 7

AHDL Altera HDL, página 7

FPGA Field Programmable Gate Array, página 1

Hard Processor *Circuito integrado que contiene un procesador*, página 7

HDL Hardware Description Language  
(*Lenguaje de descripción hardware*) , página 7

Soft Processor *Procesador sintetizado en un dispositivo reconfigurable*, página 7

Verilog Lenguaje de descripción hardware, página 7

VHDL VHSIC Hardware Description Language  
(*Lenguaje de descripción hardware para circuitos integrados de muy alta velocidad*), página 7



# Índice general

Resumen	I
Abstract	III
Summary	V
Thanks	VII
Acrónimos, abreviaturas y siglas	IX
Acrónimos, abreviaturas y siglas	IX
Índice de figuras	XIII
Índice de tablas	XV
Índice de listados	XVII
Acrónimos, abreviaturas y siglas	XIX
<b>1. Introducción</b>	<b>1</b>
1.1. Definiciones . . . . .	1
1.2. Antecedentes . . . . .	1
1.3. Planteamiento del problema . . . . .	1
1.4. Objetivos . . . . .	3
1.4.1. Objetivo general . . . . .	3
1.4.2. Objetivos específicos . . . . .	3
1.5. Justificación . . . . .	3
1.5.1. Beneficios esperados . . . . .	4

1.5.2. Alcances y límites . . . . .	4
1.6. Organización de la tesis . . . . .	4
<b>2. Fundamento teórico</b>	<b>7</b>
2.1. Elemento teórico A . . . . .	7
2.1.1. Teoría A.i . . . . .	7
<b>3. Análisis y diseño</b>	<b>11</b>
3.1. Generar $\alpha$ . . . . .	11
3.1.1. Obtención de requerimientos . . . . .	11
3.1.2. Análisis de requerimientos . . . . .	11
3.1.3. Diseño . . . . .	11
3.1.4. Implementación . . . . .	11
3.2. Generación $\alpha_2$ . . . . .	12
3.2.1. Obtención de requerimientos . . . . .	12
3.3. Desarrollo de $\beta$ . . . . .	12
3.3.1. Análisis . . . . .	12
3.3.2. Comunicación a nivel kernel para $\beta$ . . . . .	12
<b>4. Pruebas y resultados</b>	<b>13</b>
4.1. Primera etapa . . . . .	13
4.2. Segunda etapa . . . . .	14
4.3. Tercera etapa . . . . .	14
<b>5. Conclusiones y trabajo futuro</b>	<b>15</b>
<b>Bibliografía</b>	<b>17</b>
<b>Apéndices</b>	<b>19</b>
<b>A. Tarjeta ML507</b>	<b>19</b>
<b>B. Hardware Platform Reference Design</b>	<b>21</b>
<b>C. Complete source code</b>	<b>23</b>
<b>D. Thesis recipes for Poky Framework</b>	<b>27</b>

# Índice de figuras

1.1. Esquema estructural de una plataforma hardware. . . . .	2
1.2. Esquema de operación hardware/software. . . . .	4
2.1. Esquema general de una plataforma hardware. . . . .	8



# Índice de tablas

2.1. Lenguajes HDL para descripción comportamental de sistemas	9
--	---





# Índice de listados

1.1. Ejemplo de operación 1 . . . . .	2
1.2. Ejemplo de operación 2 . . . . .	3
C.1. Prueba de la plataforma hardware base . . . . .	23
C.2. Prueba de la plataforma hardware con periféricos . . . . .	26



# Acrónimos, abreviaturas y siglas

En éste apartado se listan los acrónimos, abreviaturas y siglas usadas en éste texto. Se incluye una descripción breve, la respectiva traducción en los casos que así lo requieren y la página donde aparece citada por primera vez a fin de que el lector pueda conocer el contexto en el que fue enunciada.

ABEL Advanced Boolean Expression Language  
(*Lenguaje avanzado de expresiones booleanas*), página 7

AHDL Altera HDL, página 7

FPGA Field Programmable Gate Array, página 1

Hard Processor *Circuito integrado que contiene un procesador*, página 7

HDL Hardware Description Language  
(*Lenguaje de descripción hardware*) , página 7

Soft Processor *Procesador sintetizado en un dispositivo reconfigurable*, página 7

Verilog Lenguaje de descripción hardware, página 7

VHDL VHSIC Hardware Description Language  
(*Lenguaje de descripción hardware para circuitos integrados de muy alta velocidad*), página 7



# Capítulo 1

## Introducción

El actual entorno global en el ámbito de la tecnología insta a los desarrolladores a ...

### 1.1. Definiciones

Un sistema empotrado (S.E.) es ...

### 1.2. Antecedentes

El resultado de combinar los recursos hardware FPGA y software ...

La figura 1.1 muestra un esquema simplificado de una plataforma hardware usando la topología de bus.

### 1.3. Planteamiento del problema

Esta tesis pretende ...

Para ello es necesario implementar funciones hardware como las mostradas en el siguiente listado.




Figura 1.1: Esquema estructural de una plataforma hardware.

```

1  #include <stdio.h>
2  ...
3  #include "hard_func.h"
4
5  //Def. del prototipo
6  int HW_FUN (int A, int B, char op);
7
8  int main() {
9  ...
10 result = HW_FUN(x, y, op);
11 ...
12 }
```

El segundo modelo se aplica a ...

El listado 1.2 muestra un ejemplo de este tipo de funciones.

Listado 1.2: Ejemplo de operación para el modelo de ejecución de una función hardware con paso de argumentos por referencia.

```
1 #include <stdio.h>
2 ...
3 #include "hard_func.h"
4
5 // Def. del prototipo
6 struct *HW_FUN (struct *A, struct *B);
7
8 int main() {
9 ...
10 data = HW_FUN(data1_ptr, data2_ptr);
11 ...
12 }
```

La figura 1.2 muestra el esquema general de interacción entre hardware y software para el uso de funciones hardware.

## 1.4. Objetivos

### 1.4.1. Objetivo general

Metodología para el desarrollo de funciones hardware para bibliotecas estáticas.

### 1.4.2. Objetivos específicos

- Obj uno.
- Obj dos.
- Obj tres.
- Obj cuatro.

## 1.5. Justificación

El uso de sistemas ...






Figura 1.2: Esquema de operación hardware/software.

### 1.5.1. Beneficios esperados

Esta tesis pretende generar ...

### 1.5.2. Alcances y límites

En este trabajo se pretende ...pero sólo utiliza ...aunque es posible implementar ...

## 1.6. Organización de la tesis

**Capítulo 1** inicia con una introducción a ...

**Capítulo 2** contiene ...

**Capítulo 3** describe ...

**Capítulo 4** contiene...

**Capítulo 5** contiene los resultados de ...



# Capítulo 2

## Fundamento teórico

Este capítulo presenta ...

### 2.1. Elemento teórico A

Un sistema A ...

Los elementos de ... son:

- Unidad de procesamiento
- Elemento de almacenamiento de datos
- Dispositivos de entrada y salida

La figura 2.1 muestra un esquema detallado con las características comúnmente observadas en estos sistemas. En esta figura se observa la unidad central de procesamiento, la memoria como elemento de almacenamiento y los periféricos como dispositivos de entrada/salida. También se puede observar el modelo híbrido para una arquitectura tipo Harvard dónde los buses para la memoria, las unidades de co-procesamiento, y los periféricos están separados.

#### 2.1.1. Teoría A.i

Las unidades de procesamiento usadas en... estos lenguajes son usados para describir modelos de comportamiento y son mostrados en la tabla 2.1.




Figura 2.1: Esquema general de una plataforma hardware.

Nombre	Descripción
ABEL	Advanced Boolean Expression Language, adquirido por Xilinx
AHDL	Altera HDL. Lenguaje propietario desarrollado por Altera Corporation
Handel-C	HDL compatible con C
MyHDL	HDL basado en Python
SystemC	Conjunto estandarizado de bibliotecas de clases para C++ para diseño hardware
SystemVerilog	Un superconjunto de Verilog destinado a mejorar el proceso de diseño y verificación de sistemas
Verilog	HDL ampliamente utilizado en el desarrollo de sistemas
VHDL	VHSIC HDL

Tabla 2.1: Lenguajes HDL para descripción comportamental de sistemas.

**Teoría A.i.1**

Los procesadores ...

**Texto énfasis.** Este texto es un ejemplo para el contenido de un párrafo



# Capítulo 3

## Análisis y diseño

El diseño del sistema[3] ...

### 3.1. Generar $\alpha$ .

Pretende desarrollar una ...

#### 3.1.1. Obtención de requerimientos

Los req....

#### 3.1.2. Análisis de requerimientos

Se requiere ...

#### 3.1.3. Diseño

Diseñar una

#### 3.1.4. Implementación

La implementación de



## 3.2. Generación $\alpha_2$

Usar las herramientas de ...

### 3.2.1. Obtención de requerimientos

Configurar, integrar, compilar, generar e instalar ... de  $\alpha$  ...

## 3.3. Desarrollo de $\beta$

Estos modelos ...

### 3.3.1. Análisis

Para ejemplificar el proceso de ...

### 3.3.2. Comunicación a nivel kernel para $\beta$

Esta sección diseña una ...

# Capítulo 4

## Pruebas y resultados

Las pruebas se realizaron para ...

### 4.1. Primera etapa

La primera etapa generó ...

El resultado obtenido en la consola serial fue:

```
-- Entering main() --

Running GpioOutputExample() for LEDs_8Bit...
GpioOutputExample PASSED.

Running GpioOutputExample() for LEDs_Positions...
GpioOutputExample PASSED.

Running GpioInputExample() for Push_Buttons_5Bit...
GpioInputExample PASSED. Read data:0x0

Running GpioInputExample() for DIP_Switches_8Bit...
GpioInputExample PASSED. Read data:0x2

-- Exiting main() --
```

## 4.2. Segunda etapa

La segunda etapa en el proceso ...

## 4.3. Tercera etapa

La tercera etapa genera ...

## Capítulo 5

### Conclusiones y trabajo futuro

En base a los resultados obtenidos en XX, YY y ZZ podemos concluir AA y BB pero no CC por tanto DD.



# Bibliografía

- [1] Aylor, James H. *et al.* 1996. *The codesign of embedded systems: a unified hardware/software representation* Primera edición. Kluwer Academic Publishers. AH Dordrecht. The Netherlands. ISBN 0-7923-9636-7. Capítulo 2. Páginas 11 y 12.
- [2] Weiwu Hu. *et al.* 4 de Mayo del 2006. *Microarchitecture and Performance Analysis of Godson-2 SMT Processor*. IEEE. [http://www.cecs.uci.edu/~papers/iccd2006/papers/paper\\_38.pdf](http://www.cecs.uci.edu/~papers/iccd2006/papers/paper_38.pdf)
- [3] Christopher Mims. 22 de Octubre de 2010. *Chinese Chip Closes in on Intel, AMD*. Technology Review. ACM. <http://technews.acm.org/archives.cfm?searchterm=godson&fo=2010-10-oct/oct-22-2010.html>



# Apéndice A

## Tarjeta ML507

Los elementos de la tarjeta de desarrollo ML507 que fueron utilizados en la implementación del S.E. se listan a continuación.

- FPGA XC5VFX70T
  - PowerPC 440
  - 11,200 Slices
- DDR2 SODIMM (256 MB)
- ZBT SRAM (1 MB)
- GTX transceivers
  - GTX: SFP (1000Base-X)
  - GTX: SMA (RX and TX differential pairs)
  - GTX: SGMII
  - GTX: PCIe<sup>TM</sup>
  - GTX: SATA (dual host connections)
  - GTX clock synthesis chips
- Header for second serial port
- Soft touch port





## Apéndice B

# Hardware Platform Reference Design

This appendix shows step by step how to integrate a hardware platform for an embedded system using the ML507 Board.



# Apéndice C

## Complete source code

The listing C.1 show the C code for the memory-base test on the hardware platform.

Listado C.1: Prueba de la plataforma hardware base donde se ejercita el módulo DDR y el microprocesador principalmente.

```
1  #include "xparameters.h"
2  #include "xcache_1.h"
3  #include "stdio.h"
4  #include "xutil.h"
5  #include "xuartns550_1.h"
6
7  int main (void) {
8      XCache_EnableICache(0xc0000000);
9      XCache_EnableDCache(0xc0000000);
10
11     /* Initialize RS232_Uart_1 - Set baudrate and number of stop
12        bits */
13     XUartNs550_SetBaud(XPAR_RS232_UART_1_BASEADDR,
14                        XPAR_XUARTNS550_CLOCK_HZ, 9600);
15     XUartNs550_mSetLineControlReg(XPAR_RS232_UART_1_BASEADDR,
16                                   XUN_LCR_8_DATA_BITS);
17     print ("—_Entering_main() _—\r\n");
18
19     /*
20      * MemoryTest routine will not be run for the memory at
21      * 0xffff0000 (xps_bram_if_cntlr_1)
```

```

19      * because it is being used to hold a part of this
20      * application program
21      */
22
23  /*
24  * MemoryTest routine will not be run for the memory at
25  * 0xfc000000 (FLASH)
26  * because it is a read-only memory
27  */
28
29
30  /* Testing Memory (DDR2_SDRAM) */
31  {
32      XStatus status;
33
34      print("Starting_MemoryTest_for_DDR2_SDRAM:\r\n");
35      print("_Running_32-bit_test...");
36      status =
37          XUtil_MemoryTest32((Xuint32*)XPAR_DDR2_SDRAM_MEM_BASEADDR,
38                             1024, 0xAAAA5555, XUT_ALLMEMTESTS);
39      if (status == XST_SUCCESS) {
40          print("PASSED!\r\n");
41      }
42      else {
43          print("FAILED!\r\n");
44      }
45      print("_Running_16-bit_test...");
46      status =
47          XUtil_MemoryTest16((Xuint16*)XPAR_DDR2_SDRAM_MEM_BASEADDR,
48                             2048, 0xAA55, XUT_ALLMEMTESTS);
49      if (status == XST_SUCCESS) {
50          print("PASSED!\r\n");
51      }
52      else {
53          print("FAILED!\r\n");
54      }
55      print("_Running_8-bit_test...");
56      status =
57          XUtil_MemoryTest8((Xuint8*)XPAR_DDR2_SDRAM_MEM_BASEADDR,
58                             4096, 0xA5, XUT_ALLMEMTESTS);
59      if (status == XST_SUCCESS) {
60          print("PASSED!\r\n");
61      }
62      else {

```

```

57         print ("FAILED!\r\n");
58     }
59 }
60
61     print ("--_Exiting_main()_--\r\n");
62     XCache_DisableDCache();
63     XCache_DisableICache();
64     return 0;
65 }

```

The listing C.2 show the C code for the peripheral-based test on the hardware platform.

Listado C.2: Prueba de la plataforma hardware base donde se ejercitan los periféricos en especial los Leds y los Dip-Switches.

1 a

# Apéndice D

## Thesis recipes for Poky Framework

This appendix contains all the developed recipes that were used to generate a Dynamic Hardware Execution Embedded System.

Listing \*\* shows a recipe for compiling a kernel module.

```
1 DESCRIPTION = "hello-world-mod_tests_the_module.bbclass_\n\n    mechanism. "\n2 LICENSE = "GPLv2"\n3 LIC_FILES_CHKSUM =\n    "file://COPYING;md5=12f884d2ae1ff87c09e5b7ccc2c4ca7e"\n4\n5 inherit module\n6\n7 PR = r0\n8 PV = "0.1 "\n9\n10 SRC_URI = "file:// Makefile_\n11\n    file:// hello.c_\n12\n    file:// hello.h_\n13\n    file://COPYING_\n14\n    "\n15\n16 S = "${WORKDIR}"\n17\n18 do_install() {\n19\n    install -d ${D}\n20\n    install -m 0644 hello.ko ${D}\n21 }
```