组合逻辑电路	combinatorial logic / combinational logic.
	在一时刻的稳态新出,仅仅与这时到的转入多量的取值有关,而与这时到从前的指入多量无关。
	组合电路由名种逻辑门组成、网络中无论儿草气、电无反馈说、
力。这落	adder. 负责计算地址,京引等数据·
辛か器	half adder.将两个一位二世制設相加· 有两个output.
	元: S, Sum. 走注: C. Carry. Bo
	$S = A\overline{B} + \overline{A}B$. $C = A.B$
	A B C S 0 0 0 0
主办器	
球的进位	tull adder ripple-carry adder
中以装	

年33 %. decoder.	地址所需的最小红数设指数。 ①若有4个地址,0,1,2,3· 等效二进到地址是00,01,10,11。
	以需要2位来表示. $2^2 = 4$. ② 有8个地址, 0.7 . $2^2 = 8$.
	③. 假设内存有 8个花片, 每个包括 8k字节. 8x8x2 ¹⁰ = 2 ⁶ x2 ¹⁰ = 2 ¹⁶ 所以需要16 位表示每个地址.
	芯片 O. 包含地址:ON 8x2°=213. 所以芯片O上的地址构式为 DOOXXXXXXXXXXXX
	每亿片上都沿有8×20-20个地址。 所从这16位地址中,面3位表示在哪一个芯片上,剩余13位在特定芯片上找到地址。
	在decoder中,3个高佳的为input。3月25年他址 选中特之所代银版之上。
12 73 75 The state of the state	encoder. 5 decoder the Lis &. 2n / input. Ni output
多路监持器。	MUX.由 selector (control) Value 决注明大场入信号.

PLA	Programmable Logic Array, PLA
	可编程逻辑阵到.
	PLA 包含一组输入、输入取及的信号.
	和两纵逻辑.
ROM	Read-Orly Memory.
	2019一组可以进行旗操作的位置。
	这些位置的内容是国之的.
	25其数据沿路被莲.
	可将逻辑函数组中的设值为输入地址。 将 Output 作为存储器的一个字。
	海 content 作为存储器的一十字.