
Funcionamiento de la Pila (o stack)

- Todo μP cuenta con una memoria de almacenamiento temporal denominada *Pila*.
- Es una estructura de datos de tipo secuencial (LIFO).
- Existen dos operaciones básicas posibles: apilar y desapilar.
- Solo se tiene acceso a la parte superior de la pila (último objeto apilado).
- Es necesaria para el funcionamiento de las instrucciones de llamado y vuelta de subrutinas (CALL y RET), las instrucciones PUSH y POP, entre otras.


- En algunos μP la pila esta formada por un conjunto de registros internos (Ej. PICs).
- En otros casos (Intel 80XX, Z80) la pila utiliza memoria de datos (RAM) para la pila junto a un registro específico en el µP llamado *stack pointer* (puntero de pila).



Registros internos: stack pointer

Registros internos de un µP genérico

(inspirado en el Intel 8085):



Funcionamiento de la instrucción PUSH usando el registro SP:

PUSH BC

Después de ejecutar la instrucción:

$$(SP-1) \leftarrow B$$

 $(SP-2) \leftarrow C$
 $SP \leftarrow SP-2$

Funcionamiento de la instrucción POP:

POP DE

Después de ejecutar la instrucción:

 $E \leftarrow (SP)$ $D \leftarrow (SP+1)$ $SP \leftarrow SP+2$

Instrucciones PUSH y POP: los "registros pares"

Un ejemplito del uso de las instrucciones PUSH y POP:

```
2100h:
        MVI
                B,7
        MVI
                A,0
        PUSH
                BC
        MVI
                B,3
        ADD
                В
        POP
                BC
        DCR
                В
        JNZ
                2100h
```

¿Qué valor queda en A?

¿Qué valor debería tener SP para que este ejemplo funcione?

En el caso del μP 8085, la instrucción PUSH "apila" siempre un par de registros.

Estos pares solo pueden ser:

B-C D-E H-L flags-A

Por otro lado, la instrucción POP "desapila" registros también de a pares.

- A la unión de registros simples (de 8-bits) en pares se la denomina "registro-par".
- Un "registro par" se puede pensar como un registro único de 16-bits.

Instrucciones CALL y RET: subrutinas

Las subrutinas

- Pueden pensarse como subprogramas dentro de un programa principal (PP).
- Se encargan, en general, de resolver tareas específicas.
- Según el lenguaje, se las conoce también como: procedimientos o funciones.
- Los μP cuentan en general con instrucciones para invocar subrutinas (CALL) e instrucciones para retornar de las subrutinas al PP (RET).

Funcionamiento de la instrucción CALL usando el registro SP:

Después de ejecutar la instrucción (dir=PC+3):

$$(SP-1) \leftarrow dir_H$$

 $(SP-2) \leftarrow dir_L$
 $SP \leftarrow SP-2$
 $PC \leftarrow dir sub$

Funcionamiento de la instrucción RET:

Después de ejecutar la instrucción:

$$PC \leftarrow dir, donde$$

 $dir_{L} \leftarrow (SP)$
 $dir_{H} \leftarrow (SP+1)$
 $SP \leftarrow SP+2$

Llamado a subrutinas: uso de SP

Ejemplo:

Supongamos inicialmente SP=2000h


<u>Dirección:</u>	Instrucción:
0102h: 0105h:	CALL 3010h ADD B
3010h:	* subrutina *

Antes del CALL:		
SP=2000h		
PC=0102h Memoria: SP →	2000h:	XX
	1FFFh:	XX
	1FFEh:	XX
	1FFDh:	XX
Después del CALL: SP=1FFEh		
PC-3010h		
PC=3010h Memoria:	2000h:	xx
PC=3010n Memoria: SP →	2000h: 1FFFh: 1FFEh: 1FFDh:	xx 01 05 xx

Después del RET:		
SP=2000h PC=0105h Memoria: SP →	2000h: 1FFFh: 1FFEh: 1FFDh:	xx 01 05 xx

Decodificación de direcciones

- Los dispositivos conectados a un µP (memorias, E/S, etc.) tienen en general menos líneas de direcciones que el micro.
- Una memoria de 1K x 8 tiene 10 líneas de direcciones y ocho de datos. ¿Cómo hacemos para conectarla, suponiendo que está sola con un μP capaz de direccionar 64K?
- Una solución es la siguiente:



¿Qué dirección debe tener el µP para comunicarse con esta memoria?

A	15	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	$\mathbf{A_1}$	A ₀
\Box		Х	Х	Х	Х	Х	0	0	0	0	0	0	0	0	0	0
>		Χ	Х	Χ	Х	Χ	0	0	0	0	0	0	0	0	0	1
Ţ.,	.															
\Box		Х	Х	Х	Х	Х	1	1	1	1	1	1	1	1	1	0
\Box		Х	Х	Х	Х	Х	1	1	1	1	1	1	1	1	1	1

Decodificación de direcciones


Si el μP pone la dirección 0000h lee la primera dirección de la memoria, y si pone la dirección 03FFh lee la última.

- ¿Que pasa si el µP pone la dirección F000h?
- ¿En cuantas direcciones distintas lee el mismo dato?

Mapa de memoria:

0000
03FF
0400
07FF
0800
0BFF
FC00
FFFF

Como podríamos conectar el µP con dos memorias como las usadas en el ejemplo anterior?



Decodificación: dos memorias

Qué dirección debe tener el µP para comunicarse con estas memorias?


Mapa de memoria:

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A_9	A ₈	A ₇	A_6	A_5	A_4	A_3	A_2	A_1	A_0	chip
Х	х	Х	Х	Х	0	0	0	0	0	0	0	0	0	0	0	2
х	х	Х	Х	х	0	0	0	0	0	0	0	0	0	0	1	2
х	х	Х	Х	Х	1	0	0	0	0	0	0	0	0	0	0	1
х	х	Х	х	х	1	0	0	0	0	0	0	0	0	0	1	1
х	х	Х	Х	Х	0	1	1	1	1	1	1	1	1	1	0	2
х	х	Х	Х	х	0	1	1	1	1	1	1	1	1	1	1	2
х	х	х	Х	х	1	1	1	1	1	1	1	1	1	1	0	1
х	х	х	х	х	1	1	1	1	1	1	1	1	1	1	1	1

0000
03FF
0400
07FF
•
•
-
F800
FBFF
FC00
FFFF

Decodificación: 8 memorias

Como podríamos conectar 8 memorias como estas?



A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	\mathbf{A}_{6}	A ₅	A ₄	$\mathbf{A_3}$	A ₂	A ₁	$\mathbf{A_0}$	Chip
Х	Х	Х	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Х	Х	Х	0	0	0	1	1	1	1	1	1	1	1	1	1	U
Х	Х	Х	0	0	1	0	0	0	0	0	0	0	0	0	0	1
Х	Х	Х	0	0	1	1	1	1	1	1	1	1	1	1	1	1
Х	Х	Х	0	1	0	0	0	0	0	0	0	0	0	0	0	2
Х	Х	Х	0	1	0	1	1	1	1	1	1	1	1	1	1	2
Х	Х	Х	0	1	1	0	0	0	0	0	0	0	0	0	0	3
Х	Х	Х	0	1	1	1	1	1	1	1	1	1	1	1	1	י
Х	Х	Х	1	0	0	0	0	0	0	0	0	0	0	0	0	4
Х	Х	Х	1	0	0	1	1	1	1	1	1	1	1	1	1	4
Х	Х	Х	1	0	1	0	0	0	0	0	0	0	0	0	0	_
Х	Х	Х	1	0	1	1	1	1	1	1	1	1	1	1	1	5
Х	Х	Х	1	1	0	0	0	0	0	0	0	0	0	0	0	6
Х	Х	Х	1	1	0	1	1	1	1	1	1	1	1	1	1	6
Х	Х	Х	1	1	1	0	0	0	0	0	0	0	0	0	0	7
Х	Х	Х	1	1	1	1	1	1	1	1	1	1	1	1	1	/


Decodificación: 8 memorias

Mapa de memoria:

	0000
Chip 0	
	03FF
	0400
Chip 1	
	07FF
	0800
Chip 2	
	0BFF
	0C00
Chip 3	
	0FFF
	1000
Chip 4	
	13FF
	1400
Chip 5	
	17FF
	1800
Chip 6	
	1BFF
	1C00
Chip 7	
	1FFF


¿Que chip se activa cuando en el bus de direcciones está 20FFh? ¿y cuando está el valor FF00h?

¿Cómo se puede hacer para que exista una sola dirección?



Decodificación: bloques de entrada y salida


De la misma manera que tenemos direcciones específicas para cada memoria, también se hace lo mismo para los dispositivos de entrada salida:



- Hay que lograr un diseño que permita acceder a todas las memorias y a todos los periféricos teniendo en cuenta que no se produzca un conflicto de direcciones.
- Un sistema puede trabajar bien si uno o mas dispositivos están mapeados en memoria mas de una vez (se simplifica el hardware).

Supongamos que queremos diseñar un sistema que consta de un µP de 8 bits de datos y 16 bits de direcciones y se lo quiere conectar con:

- 1 Memoria ROM de 2Kx8
- 2 Memorias RAM de 1Kx4
- 1 Puerto de entrada de 2x8
- 1 Puerto de Salida de 4x8




Mapa de memoria:

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A_9	A ₈	A ₇	A_6	A_5	A_4	A_3	A_2	A_1	A_0	CHIP
х	Х	0	0	0	0	0	0	0	0	0	0	0	0	0	0	DOM
х	х	0	0	0	1	1	1	1	1	1	1	1	1	1	1	ROM
х	х	0	0	1	х	0	0	0	0	0	0	0	0	0	0	DAM 1
Х	х	0	0	1	х	1	1	1	1	1	1	1	1	1	1	RAM 1
Х	х	0	0	1	х	0	0	0	0	0	0	0	0	0	0	DAMA
х	х	0	0	1	х	1	1	1	1	1	1	1	1	1	1	RAM 2
Х	х	0	1	0	х	х	Х	х	х	Х	х	х	х	х	0	ENT
Х	х	0	1	0	х	Х	Х	Х	Х	Х	х	х	х	Х	1	ENT
х	х	0	1	1	х	х	х	х	х	Х	х	х	х	0	0	CAI
х	Х	0	1	1	Х	Х	Х	Х	Х	Х	Х	Х	х	1	1	SAL

^{**} No existe una única dirección para cada dispositivo.

Segundo caso: cada dispositivo tiene una única dirección:



Mapa de memoria (segundo caso):

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A_9	A_8	A ₇	A_6	A_5	A_4	A_3	A_2	A_1	A_0	Chip
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	DOM
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	ROM
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	DAM 1
0	0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	RAM 1
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	RAM 2
0	0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	KAWI Z
0	0	0	1	0	1	0	0	0	0	0	0	0	1	0	0	ENT
0	0	0	1	0	1	0	0	0	0	0	0	0	1	0	1	ENI
0	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	CAI
0	0	0	1	0	1	0	0	0	0	0	0	0	0	1	1	SAL


^{**} Cada dispositivo tiene una única dirección a costa de un hardware muy complicado.

Primer caso:

		0000
	ROM	0000
		07FF
		0800
$x 2^1$	RAM 1 y 2	
		0FFF
		1000/1
$x 2^{10}$	ENTRADA	
		17FE/F
		1800/3
x 2 ⁹	SALIDA	
		1FFC/F
		2000
	NADA	
		3FFF
		4000
	IDEM	
		7FFF
		8000
	IDEM	
		BFFF
		C000
	IDEM	
		FFFF

Segundo caso:		0000
_	ROM	
		07FF
		0800
	RAM 1 y 2	
		0BFF
		0C00
	NADA	
		1403
		1404
	ENTRADA	
		1405
		1406
	NADA	
		1BFF
		1C00
	SALIDA	
		1C03
		1C04
	NADA	
	·	
		FFFF

<u>Tercer caso:</u> hardware mucho mas simple:



Mapa de memoria:

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁			Chip
Х	0	0	0	0			ROM
х	0	0	1	1			RAM 1
х	0	0	1	1			RAM 2
х	0	1	0	1			ENT
Х	1	0	0	1			SAL

¿Que chip se habilita con la dirección F000h?

¿y en la dirección F800h?

- En este caso el programador debe cuidar de no usar las direcciones que puedan ocasionar un conflicto.
- La ventaja: se requiere menos hardware.
- El diseño queda limitado para el uso de muchas direcciones en caso de una ampliación posterior.