3 存储层次、地址与 Cache

3.1 存储层次与性能指标

寄存器 → Cache → 主存 → 外存，通常速度逐级降低、容量逐级增大、每位成本逐级降低。Cache—主存层次利用局部性缓解 CPU 与主存速度差；主存—辅存层次由硬件与操作系统配合实现虚拟存储。

存取方式	定位规则	典型对象
随机存取 RAM	按地址访问任意单元，寻址步骤基本与位置无关	SRAM、DRAM
顺序存取 SAM	按记录次序定位	磁带
直接存取 DAM	先选区域，再在局部定位	磁盘
相联存取 CAM	按内容或标记比较	TLB 相联查找

指标	定义与条件
容量	单元数 × 每单元位数；2^{20} 个 8 位单元为 1 MiB
存取时间 t_a	启动一次读写到完成该操作的延迟
存取周期 T	连续两次独立访问的最短启动间隔，可含恢复时间
带宽	单位时间最大传送信息量；简单单端口模型为每次传送位数／存取周期
单位成本	总成本／总位数

容量中的 KiB、MiB 按 $2^{10}, 2^{20}$ B；频率和速率中的 M、G 通常按 $10^6, 10^9$。题源采用 KB、MB 时先依据题设确认进制。

3.2 SRAM、DRAM 与 ROM

器件	保存机制	读出与保持	常见用途
SRAM	双稳态电路	非破坏性读出，供电期间无需刷新；易失	Cache
DRAM	电容电荷	读后再生，周期刷新；易失，集成密度高	主存
Flash	非易失性闪存单元	按规定粒度编程与擦除，寿命有限	SSD 等

随机存取、是否易失、是否破坏性读出是不同分类维度。主存与 Cache 是系统层次角色，SRAM、DRAM 是器件技术。

ROM 类别	写入与修改方式
掩膜 ROM	制造时写入，使用阶段固定
PROM	用户一次编程
EPROM	紫外线擦除后重写，通常整片擦除
EEPROM	电擦除、电改写，速度和次数受器件限制
Flash	通常按块擦除，读、编程、擦除粒度分别规定

DRAM 刷新与地址复用

读后再生恢复刚读单元的电荷；定时刷新保持长期未访问单元的信息。刷新通常按行进行，保持时间内所有行均须刷新。

刷新方式	时间安排
集中刷新	固定时段连续刷新全部行，形成集中死时间
分散刷新	正常存取与刷新交替，扩大存取周期
异步刷新	将各行刷新均匀分散在保持时间内，定期插入短刷新周期

有 R 行、保持时间 T_r、每行刷新占 t_f 时，理想均匀刷新间隔为 T_r/R，总占用比例为 Rt_f/T_r。128 行、2 ms、每行 0.5 μs：间隔 15.625 μs，占比 3.2%；4096 行、64 ms、每行 100 ns：间隔 15.625 μs，占比 0.64%。命令粒度和内部刷新行为服从题设。

$2^k \times w$ 芯片含 2^k 个 w 位单元。普通非复用 SRAM 通常需 k 根地址线、w 根数据线。DRAM 将行、列地址分时送到复用地址引脚；若行列各 $k/2$ 位，则需 $k/2$ 根地址引脚，另配行列选通及其他控制线。

例 3-1

某容量为 256 MB 的存储器由若干 $4\text{M} \times 8$ 位的 DRAM 芯片构成，该 DRAM 芯片的地址引脚和数据引脚总数是（　）。

A. 19　B. 22　C. 30　D. 36

双端口 RAM 有两套地址、数据和控制线，可并行访问不同单元。同一单元的读写、写写冲突按忙信号、仲裁和芯片规定处理。

3.3 主存地址空间与 MAR

MAR 位数由可编码主存地址空间与编址单位决定，MDR 位数反映一次交换数据的宽度。已安装容量可以小于可编址空间。

例 3-2

某计算机存储器按字节编址，主存地址空间大小为 64 MB，现用 $4\text{M} \times 8$ 位的 RAM 芯片组成 32 MB 的主存储器，则存储器地址寄存器 MAR 的位数至少是（　）。

A. 22 位　B. 23 位　C. 25 位　D. 26 位

3.4 单体多字与多体交叉存储

单体多字通过扩宽一次读写数据量，提高顺序访问的带宽；多体存储包含可相对独立工作的模块。高位交叉以高位选模块，同一连续区间落在同体；低位交叉以低位选模块，连续字轮流分布到不同体。

m 体低位交叉、按字编址：

$$\text{模块号} = A \bmod m, \qquad \text{模块内地址} = \lfloor A/m \rfloor .$$

若给字节地址、每字 w B，先用 $\lfloor A/w \rfloor$ 求字地址。模块存取周期 T、连续启动间隔 τ，连续访问无其他冲突且 $m\tau \geq T$ 时：




Figure 3.1: 同组并联扩位，四组译码扩字

$$t_n = T + (n-1)\tau, \qquad m \geq \lceil T/\tau \rceil.$$

$T = 200$ ns、$\tau = 50$ ns 至少需 4 体，连续 8 字为 550 ns。4 体步长 4 访问始终选同体；再次请求到达时该体尚忙才冲突。低位交叉提高连续吞吐率，第一字延迟仍由 T 决定。

例 3-3

某计算机使用 4 体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为 8005、8006、8007、8008、8001、8002、8003、8004、8000，则可能发生访存冲突的地址对是（　）。

A. 8004 和 8008　　B. 8002 和 8007　　C. 8001 和 8008　　D. 8000 和 8004

例 3-3
地址依次模 4，模块序列为 1、2、3、0、1、2、3、0、0。按等间隔 τ 启动且 $\tau < T \leq 4\tau$ 的四体流水模型，8008 到 8004 相隔 4τ，同体已恢复；8004 到 8000 仅隔 τ，同体仍忙，选 D。题干未单独给出 T 与 τ，判断时需沿用这一时间条件。

3.5 主存芯片字位扩展

以 $n \times b$ 芯片组成 $N \times W$ 存储器，且两维均为整数倍时：

$$\text{并行片数} = W/b, \quad \text{地址组数} = N/n, \quad \text{总片数} = \frac{N}{n}\frac{W}{b}.$$

扩展	地址与数据连接	片选
位扩展	同组地址并联，各片负责不同数据位	同组选中信号相同
字扩展	低位送片内地址，高位选择地址区间	各组片选互斥
字位同时扩展	先按目标字长组成并行组，再增加地址组	组内共同选中，组间译码选择

两片 16K × 4 构成一组 16K × 8，四组共 8 片构成 64K × 8。低 14 位选片内单元，高 2 位作 2–4 译码。

例 3-4

某计算机主存容量为 64 KB，其中 ROM 区为 4 KB，其余为 RAM 区，按字节编址。现要用 2K × 8 位的 ROM 芯片和 4K × 4 位的 RAM 芯片




Figure 3.2: 两片作位扩展，A14 选择两组

来设计该存储器，则需要上述规格的 ROM 芯片数和 RAM 芯片数分别是（ ）。

A. 1、15　B. 2、15　C. 1、30　D. 2、30

片选译码与地址范围

译码方式	特征
全译码	使用全部需要判别的高位地址，地址映射唯一
部分译码	省略部分高位，可能多个地址选中同一物理单元，形成地址重叠
线选法	直接用地址线选片，连线简单，可用组合和连续性受限制

省略部分高位，可能多个地址
例如 16 位字节地址连接 8 KiB 芯片，A12～A0 作片内地址，片选仅判断 A15A14= 10 而忽略 A13，则 8000H～9FFFH 与 A000H～BFFFH 映射到同一批单元；8000H 与 A000H 都访问片内地址 0。若有 k 个独立高位未参与译码，且其余片选条件不变，每个单元会出现 2^k 个地址别名。

片选表达式同时考虑地址译码、访存使能及有效电平。地址线高低位由题干定义，通常 A0 最低，也可有 A0 最高的题设。

首地址由片选编码接片内全 0 组成，末地址接片内全 1 组成。按字编址的 32K × 16 芯片需 15 位片内地址，高 3 位片选 111 时，范围 38000H～3FFFFH；改按字节编址后，每字 2 B，须增加字节选择与字节使能信息并重算范围。

16K × 8 组成 32K × 16：4 片，2 片一组、2 组。$A_{13} \sim A_0$ 接所有芯片，A_{14} 选组；按字编址组范围 0000H～3FFFH、4000H～7FFFH。

3.6 磁盘结构、容量与访问时间

盘面包含磁道，磁道划分为扇区；不同盘面同半径的磁道组成柱面。典型定位字段为柱面号、磁头号、扇区号，磁头号确定盘面。

$$\text{容量} = \text{有效盘面数} \times \text{每面磁道数} \times \text{每道扇区数} \times \text{每扇区字节数}.$$

$$T_{\text{access}} = T_{\text{seek}} + T_{\text{rotation}} + T_{\text{transfer}}.$$

转速 r 转/分，一圈 $60/r$ s；随机到达、角位置均匀时，平均旋转等待为 $30/r$ s。每道 S 扇区、连续传 k 扇区且忽略其他开销时，传输时间为 $(k/S)(60/r)$。控制器与排队开销按题设增加。




Figure 3.3: 逻辑块经 FTL 映射到闪存芯片、块与页

例 3-5

若磁盘转速为 7200 转/分，平均寻道时间为 8 ms，每个磁道包含 1000 个扇区，则访问一个扇区的平均存取时间大约是（　）。

A. 8.1 ms　　B. 12.2 ms　　C. 16.3 ms　　D. 20.5 ms

RAID 组织

级别	数据与冗余组织	典型性质
RAID0	条带化，无冗余	提高并行带宽，单盘故障可使阵列数据丢失
RAID1	镜像	常见双副本有效容量约为总容量一半
RAID3	细粒度条带，专用校验盘	数据盘协调并行传输
RAID4	块级条带，专用校验盘	校验盘可能成为写热点
RAID5	块级条带，分布式校验	分散校验写入，通常容忍单盘故障

块级条带，分布式校验

n 块（$n \geq 3$）等容量 S 的磁盘组成 RAID5 时，忽略元数据等开销，数据容量为 (n−1)S，分散存放的校验块总计占一块盘的容量。每条带的校验 $P = D_0 \oplus D_1 \oplus \ldots$；丢失某个 D_i 时，将 P 与其余数据异或即可恢复，若同一条带同时缺失两个数据块则无法仅靠这份校验唯一还原。

容错范围由具体级别和故障分布决定，更新数据还可能引入校验一致性开销；冗余副本会同步误写或误删，备份承担历史恢复功能。

3.7 SSD 的页、块与磨损均衡

NAND Flash 通常按页读取或编程、按块擦除。FTL 将主机逻辑块地址映射为闪存物理页地址。具体页、块尺寸依器件而定，示例可取页 512 B～4 KiB、块 16～512 KiB。

管理动作	作用
异地更新	新数据写入空闲已擦除位置，更新映射，旧页失效
垃圾回收	搬走块中有效页，擦除旧块，回收空间
写放大	实际闪存写入量因有效页搬移等大于主机写入量
动态磨损均衡	新写入优先使用擦除次数较少的空闲块
静态磨损均衡	进一步搬移冷数据，让长期少用的块参加新写入

SSD 无机械寻道和旋转等待，仍有闪存、控制器、接口传输和写入管理延迟；擦写次数、写放大和管理开销须按具体模型考虑。

3.8 Cache 局部性与平均访问时间

时间局部性：近期访问过的同一信息可能很快再访问；空间局部性：相邻位置可能很快被访问。Cache 按块调入利用空间局部性。

$$h = \frac{N_{\text{hit}}}{N_{\text{hit}} + N_{\text{miss}}}.$$

时间定义／访问模型	平均访问时间
先查 Cache，缺失后额外耗时 p	$t_c + (1-h)p$
完整缺失访问耗时 t_{miss}，已含查 Cache	$ht_c + (1-h)t_{\text{miss}}$
Cache 与主存同时启动，命中取 Cache 结果	$ht_c + (1-h)t_m$
先 Cache、缺失后启动主存，主存耗时 t_m	$t_c + (1-h)t_m$

$t_m = 5t_c, h = 0.95$ 时，并行模型为 $1.2t_c$、加速约 4.17 倍；串行为 $1.25t_c$、加速 4 倍。$t_c = 2$ ns、缺失额外 80 ns、$h = 0.95$ 时平均 6 ns；若 80 ns 已含查 Cache，则平均 5.9 ns。

两级 Cache 的简单串行模型：AMAT $= t_1 + m_1(t_2 + m_2 p_2)$，其中 m_2 为进入二级后的局部缺失率，二级全局缺失率为 $m_1 m_2$。回写、调块、重访等开销是否计入缺失损失服从题设。

例 3-6

有如下 C 语言程序段：

```c
for (k = 0; k < 1000; k++)
    a[k] = a[k] + 32;
```

若数组 a 和变量 k 均为 int 型，int 型数据占 4 B，数据 Cache 采用直接映射方式，数据区大小为 1 KB、块大小为 16 B，该程序段执行前 Cache 为空，则该程序段执行过程中访问数组 a 的 Cache 缺失率约为（　）。

A. 1.25%　　B. 2.5%　　C. 12.5%　　D. 25%

例 3-6
按每元素一次读、一次写且无其他数据替换干扰计算，共有 $1000 \times 2 = 2000$ 次数组访问。16 B 块容纳 4 个 int，首次读调块后，同块后续读写命中，约 250 次缺失，故缺失率约 $250 \div 2000 = 12.5\%$，选 C；只把 1000 次读计入分母会得到另一统计口径。

块传送与突发访问

取 64 B 块、每次传 8 B，若每次均需地址 1 周期、准备 8 周期、传输 1 周期，独立访问需 $8(1+8+1) = 80$ 周期。支持一次地址、一次首数据等待、连续 8 次传输的突发模型时，共 $1 + 8 + 8 = 17$ 周期。

3.9 Cache 映射与地址字段

设数据区容量 C B、块大小 B B、r 路、m 位字节地址。先求行数 $L = C/B$、组数 $G = L/r$。B, G 均为 2 的幂时：

$$b = \log_2 B, \quad g = \log_2 G, \quad t = m - b - g.$$




Figure 3.4: 块内偏移、组号与标记

$$q = \lfloor A/B \rfloor, \quad d = A \bmod B, \quad s = q \bmod G, \quad \text{tag} = \lfloor q/G \rfloor,$$

$$A = (\text{tag}\, G + s)B + d.$$

映射	可放位置	组选位数	比较范围	替换范围
直接映射	唯一一行	$\log_2(C/B)$	该行 1 个标记	唯一位置
r 路组相联	唯一一组内 r 行	$\log_2(C/(Br))$	该组 r 个有效标记	组内
全相联	任一行	0	全部有效标记	全 Cache

命中须同时满足有效位为 1、标记匹配。组号用于选组，块内偏移用于选块中字节，二者均无需保存到每行标记。

固定地址位数、数据容量和块大小时，相联度增大使组号变短、标记变长，可能减少冲突缺失。强制缺失与容量限制仍存在。比较器数、布线、扇入和编码共同影响实际延迟，具体快慢需依据电路模型。

例 3-7

若计算机主存地址为 32 位，按字节编址，某 Cache 的数据区容量为 32 KB，主存块大小为 64 B，采用 8 路组相联映射方式，该 Cache 中比较器的个数和位数分别为（ ）。

A. 8，20　B. 8，23　C. 64，20　D. 64，23

Cache 总容量

$$\text{总位数} = L(8B + t + V + D + \cdots) + \text{替换状态位}.$$

V 为有效位，回写通常需脏位 D；替换位、校验位等按题设计入。给出的数据容量 C 与含标记和状态位的总容量分别使用。

32 位字节地址、4 KiB 数据区、16 B 块、2 路：偏移 4 位、组号 7 位、标记 21 位；含有效和脏位且暂不计替换位，每行 151 位。直接映射无需行间替换状态。

例 3-8

假定主存地址为 32 位，按字节编址，主存和 Cache 之间采用直接映射方式，主存块大小为 4 个字，每字 32 位，采用回写方式，则能存放 4 K 字数据的 Cache 的总容量的位数至少是（ ）。

A. 146 K　B. 147 K　C. 148 K　D. 158 K

例 3-8

4 K 字数据分成每块 4 字，共 1024 行；每块 16 B，所以块内偏移 4 位、行号 10 位，标记为 $32-4-10=18$ 位。每行需 128 位数据 $+18$ 位标记 $+1$ 位有效位 $+1$ 位脏位 $=148$ 位，直接映射无需行间替换位，总容量 $1024 \times 148 = 148K$ 位，选 C。

3.10 Cache 替换与写策略

优先使用目标组空行；满组后在本组选择牺牲行。

策略	状态依据	命中更新
FIFO	装入先后	保持装入次序
LRU	最近使用次序	置为最近使用
LFU	累计使用频次	更新计数，初值及并列规则须给定
随机	随机选择	无需维护精确最近次序

两路一组访问 A、B、A、C、B，LRU 状态从最近到最久依次为 [A]、[B,A]、[A,B]、[C,A]、[B,C]，仅第 3 次命中。

4 行全相联、初始空，访问 $1,2,3,4,1,2,5,1,2,3,4,5$：FIFO 命中第 5、6 次；LRU 命中第 5、6、8、9 次。访问块 5 前，FIFO 淘汰 1，LRU 淘汰 3。

写命中、写缺失与脏块

事件与策略	动作
写命中，直写	同时更新 Cache 和下层，可用写缓冲；缓冲满时可能阻塞
写命中，回写	只更新 Cache 并置脏位，淘汰脏块时写回
写缺失，写分配	调块进入 Cache 再写
写缺失，非写分配	绕过当前 Cache，直接写下层

回写常配写分配、直写常配非写分配，具体组合按题设执行。干净块可直接淘汰；脏块需按回写规则保存。多核副本及 DMA 访问还需相应一致性机制。

3.11 虚拟存储、页表与 TLB

虚拟存储将进程虚拟地址映射为物理地址，支持部分内容驻留外存、隔离与保护。操作系统建立并维护映射、分配和换入换出；MMU 执行运行时地址转换及权限检查。TLB 命中路径可由硬件完成。

页大小 $P = 2^p$ B、虚址 v 位、物理地址 a 位：

$$\mathrm{VA} = \mathrm{VPN} \times P + d, \quad \mathrm{PA} = \mathrm{PPN} \times P + d,$$

VPN 为 $v - p$ 位，PPN 为 $a - p$ 位，页内偏移 d 原样保留。

TLB 是页表项的高速缓存。若 TLB 共 K 项、r 路、低位选组，组数 $G_T = K/r$，组号 $g_T = \log_2 G_T$ 位，TLB 标记为 $v - p - g_T$ 位；物理页框号位数由物理地址决定。

查找对象	保存内容	未命中或异常处理
TLB	页映射、权限等	未命中转页表，页面仍可能已驻留
页表	页框号、存在位、权限、管理状态	合法且未驻留时缺页；非法映射、保护失败分别处理
物理地址 Cache	主存数据块或指令块副本	未命中访问下一层，按策略调块




Figure 3.5: 虚页号查映射，页框号与原偏移形成物理地址

TLB 命中与 Cache 命中分别判断；页表存在位为 1 说明页面驻留，数据 Cache 仍可缺失。Cache 标记与页框号按各自字段求取。

例 3-9

某计算机主存地址为 24 位，采用分页虚拟存储管理方式，虚拟地址空间大小为 4 GB，页大小为 4 KB，按字节编址。某进程的页表部分内容如下。

虚页号	实页号（页框号）	存在位
82	024H	0
…	…	…
129	180H	1
130	018H	1

当 CPU 访问虚拟地址 0008 2840H 时，虚—实地址转换的结果是（　）。

A. 得到主存地址 02 4840H　　B. 得到主存地址 18 0840H
C. 得到主存地址 01 8840H　　D. 检测到缺页异常

例 3-10

某计算机按字节编址，采用页式虚拟存储管理方式，虚拟地址为 32 位，主存地址为 30 位，页大小为 1 KB。若 TLB 共有 32 个表项，采用 4 路组相联映射方式，则 TLB 表项中标记字段的位数至少是（　）。

A. 17　　B. 18　　C. 19　　D. 20

例 3-10
页大小 1 KB 给出 10 位页内偏移；32 项、4 路共有 8 组，TLB 组号占 3 位。虚拟地址标记为 32−10−3= 19 位，选 C；30 位主存地址使页框号占 30−10= 20 位，页框号与 TLB 标记分别计算。

地址转换路径与平均时间

先转换、后查物理 Cache 的串行模型：拆 VPN、页内偏移 → 查 TLB → 未命中时查各级页表 → 检查存在位与权限 → 形成物理地址 → 查 Cache → 缺失时访问下层。

缺页时先处理并重试当前指令，普通数据 Cache 查找须等待可用映射。页表访问是否经过 Cache、TLB 与 Cache 能否并行均由题设决定。

单级页表、不计缺页、TLB 和主存串行且主存数据无 Cache 时，TLB 命中率 h_T、时间 t_T、每次主存访问 t_M：

$$\bar{t} = h_T(t_T + t_M) + (1 - h_T)(t_T + 2t_M).$$

多级页表增加相应查表访问；缺页需另加外存与操作系统处理时间。MMU 在地址转换中检测 TLB 缺失、缺页及权限问题，数据 Cache 缺失由 Cache 查找确定。


3.12 段式与段页式存储

段式地址含段号和段内偏移。段表保存基址、段长和权限；段长 L 表示字节数时，合法条件为 $0 \le d < L$，物理地址为 base+d，末字节地址为 base+$L-1$。

段页式先由段号定位该段页表，再由段内页号查页框，最后拼接页内偏移。段界限仍须检查，最后一页的填充空间可能超出段长。

段基址 10000 B、长 3000 B，偏移 2999 对应 12999 B；偏移 3000 越界。1 KiB 页的段页式模型中，页号 2、偏移 952 恰为段内 3000，也越界。

例 3-13 · 第 2 问 · 合订本 84 · 图 1
独立读访问 1：VA 03D4H



3.13 数组访问次序与 TLB、Cache 综合推演

行优先数组、每元素 w B、每行 C 个元素：addr$(a[i][j]) = A_0 + (iC + j)w$。先分别求触及页面、Cache 块和每组工作集，再计算缺页与命中数。

首地址偏移 d、连续区域长 n B、页或块大小 P 时，非空区域覆盖数为 $\lceil (d+n)/P \rceil$。每组工作集超过路数才存在相应组容量压力，总容量可容纳仍可能发生组冲突。

若 Cache 组选位全部落在页内偏移中，虚实转换保留这些位，可直接从虚址提取本题组号。超出页内偏移时需按指定地址模型取得相关物理位。

例 3-11

已知计算机 M 字长为 32 位，按字节编址，采用请求调页策略的虚拟存储管理方式，虚拟地址 32 位，页面大小为 4 KB；数据 Cache 采用 4 路组相联映射方式，数据区大小为 8 KB，主存块大小为 32 B。现有 C 语言程序段如下：

```
int a[24][64];
/* ... */
for (i = 0; i < 24; i++)
    for (j = 0; j < 64; j++) a[i][j] = 10;
```

已知二维数组 a 按行优先存放，在虚拟地址空间中分配的起始地址为 0042 2000H，`sizeof(int)=4`。假定在 M 上执行上述程序段之前数组 a 不在主存，且在该程序执行过程中不会发生页面置换。请回答下列问题。

(1) 数组分布在几个页面中？对于数组 a 的访问，会发生几次缺页异常？页故障地址各是什么？

(2) 不考虑变量 i 和 j，该程序段的数据访问是否具有时间局部性？为什么？

(3) 计算机 M 的虚拟地址（A31～A0）中哪几位用作块内地址？哪几位用作 Cache 组号？a[1][0] 的虚拟地址是多少？其所在主存块对应的 Cache 组号是多少？

(4) 数组 a 占用多少主存块？假设上述程序段执行过程中数组 a 的访问不会和其他数据发生 Cache 访问冲突，则数组 a 的 Cache 命中率是多少？若将循环中 i 和 j 的次序按如下方式调换，则数组 a 的 Cache 命中率又是多少？

例 3-11 · 第 1 问
数组共 $24 \times 64 \times 4 = 6144B$，起址 0042 2000H 恰好页对齐，覆盖 2 页；无页面置换时缺页 2 次，首次触发地址为 0042 2000H 和 0042 3000H，分别对应 a[0][0]、a[16][0]。按元素考察，每个元素只写一次，没有重复访问同一元素产生的时间局部性；同一块内相邻元素的连续使用体现空间局部性。

例 3-11 · 第 3 问
32 B 块需要 5 位块内地址，$8192 \div (32 \times 4) = 64$ 组需要 6 位组号，故块内地址为 A4～A0，组号为 A10～A5。$C/r = 2KiB \le$ 页大小 4 KiB，所需组号位全部位于页内偏移，可直接从虚址提取；$a[1][0] = 00422000H + 64 \times 4 = 00422100H$，对应组号 8。

例 3-11 · 第 4 问
以下按写分配且初始无数组块计算：数组占 $6144 \div 32 = 192$ 块，行序每块 8 次写中首次缺失，命中率为 7/8= 87.5%。列序在固定 j 下访问 24 个块，组号每次加 8（模 64），分到 8 组、每组 3 块，4 路足以保留供后续 7 列复用，故仍为 192 次缺失、1344/1536= 87.5% 命中。题干未明确写缺失策略；若采用非写分配且初始无数组块，纯写遍历的命中率为 0。

```
for (j = 0; j < 64; j++)
    for (i = 0; i < 24; i++) a[i][j] = 10;
```

例 3-12

假设计算机 M 的主存地址为 24 位，按字节编址；采用分页存储管理方式，虚拟地址为 30 位，页大小为 4 KB；TLB 采用 2 路组相联方式和 LRU 替换策略，共 8 组。请回答下列问题。

(1) 虚拟地址中哪几位表示虚页号？哪几位表示页内地址？

(2) 已知访问 TLB 时虚页号高位部分用作 TLB 标记，低位部分用作 TLB 组号，M 的虚拟地址中哪几位是 TLB 标记？哪几位是 TLB 组号？

(3) 假设 TLB 初始时为空，访问的虚页号依次为 10、12、16、7、26、4、12 和 20，在此过程中，哪一个虚页号对应的 TLB 表项被替换？说明理由。

(4) 若将 M 中的虚拟地址位数增加到 32 位，则 TLB 表项的位数增加几位？

例 3-13

某系统按字节编址，虚拟地址为 14 位，物理地址为 12 位，页大小为 64 B。TLB 共 16 项，采用 4 路组相联；数据 Cache 使用物理地址，采用直接映射，共 16 行，每行 4 B。

按“先完成地址转换，再查数据 Cache”的串行模型分析。所有待访问的虚拟地址均合法，且允许读；页表存在位 $P=1$ 表示页面已在主存，$P=0$ 表示合法但尚未驻留，需要处理缺页。读 Cache 未命中时，从主存调入对应的 4 B 数据块。

以下给出本题所需的初始状态。表中页号、页框号、标记、Cache 行号和字节数据均用十六进制，后缀 H 表示十六进制；V 为有效位，“—”表示没有可用信息。TLB 的组号和路号均在 0 至 3 之间。

表 A　TLB 初始状态

组号	路号	标记	有效位 V	页框号
0	0	03H	0	—
0	1	00H	0	—
0	2	09H	1	0DH
0	3	07H	1	02H
3	0	07H	0	—
3	1	0AH	1	34H
3	2	03H	1	0DH
3	3	02H	0	—

表 B　页表中与本题有关的表项

虚页号	存在位 P	页框号
03H	1	02H
08H	0	—

表 C　Cache 初始状态，数据按块内偏移排列

例 3-12 · 第 1 问

虚拟地址 A29～A12 为 18 位虚页号，A11～A0 为 12 位页内偏移；8 组占 3 位，因此 TLB 组号为 A14～A12，标记为 A29～A15，共 15 位。主存页框号为 24−12= 12 位；虚址扩为 32 位后，组数、页大小和物理地址不变，只有 TLB 标记增加 2 位，故每个表项增加 2 位。

例 3-12 · 第 3 问

本题虚页号按十进制，依次模 8 得到组号 2、4、0、7、2、4、4、4。仅组 4 装入超过 2 个不同虚页，其访问为 12、4、12、20；按“最近 → 最久”记录为 [12]→[4,12]→[12, 4]→[20,12]，访问 20 时淘汰虚页 4。虚页 26 进入组 2 时仍有空位。

例 3-13 · 第 2 问 · 合订本 84 · 图 2

独立读访问 2：VA 00F1H

VA 00F1H
VPN= 03H，页内偏移 = 31H

↓

TLB：组 3，标记 00H
无有效匹配项：未命中

↓

页表 VPN 03H：P= 1，页框 02H
$PA = 02H \times 40H + 31H = 00B1H$

↓

Cache：行 CH，标记 02H，块内偏移 1
该行 V= 0：未命中

↓

从主存 00B1H 取数
调入 00B0H～00B3H 到行 CH
字节值未给出，无法确定

行号	标记	V	偏移 0	偏移 1	偏移 2	偏移 3
5H	0DH	1	36H	72H	F0H	1DH
CH	02H	0	—	—	—	—

（1）写出查 TLB 时虚拟地址的字段划分，以及查 Cache 时物理地址的字段划分，并求各字段位数。

（2）分别读取虚拟地址 03D4H、00F1H、0229H 处的一个字节，依次说明 TLB 查找、必要的页表检查和 Cache 查找，指出最终从哪里取数，或在哪一步转入异常处理。能确定字节值时给出结果。

三次访问相互独立，均从上述初始状态开始。某次访问引起的回填不影响另两次；不推演缺页后的页框分配与替换，也不计算访问时间。

例 3-13 · 第 1 问

查 TLB 的 14 位虚址分为：A13～A8 标记 6 位 |A7～A6 组号 2 位 |A5～A0 页内偏移 6 位；查 Cache 的 12 位物址分为：P11～P6 标记 6 位 |P5～P2 行号 4 位 |P1～P0 块内偏移 2 位。本题 Cache 数据容量 $16 \times 4 = 64B$ 恰等于页大小，因此 Cache 标记恰与页框号重合；其他参数下仍须分别划字段。


例 3-13 · 第 2 问

03D4H 映射为 0354H，TLB 和 Cache 均命中，读出 36H；00F1H 映射为 00B1H，TLB 未命中但页已驻留，Cache 行 CH 因 V= 0 失效，须从主存取数，字节值无法由题给信息确定。0229H 查页表得到 VPN= 08H、P= 0，在地址转换阶段转入缺页处理。

图示见合订本第 82、83、84 页侧栏。

例 3-13 · 第 2 问 · 合订本 84 · 图 3

独立读访问 3：VA 0229H



例 3-13 · 第 2 问 · 合订本 84 · 图 4

三条访问路径的初态

每次均从原题初态开始，回填互不影响；先完成地址转换，再查物理地址 Cache。缺页路径在 $P = 0$ 处停止，不推演调页后的重试。H 后缀表示十六进制。