7 输入/输出系统

7.1 外部设备、显示存储与缓冲

I/O 硬件包括设备、接口/控制器及连接通路；软件包括驱动与上层管理程序。输入设备将外界信息采样编码，输出设备将编码转换成显示、声音或纸面记录，外存提供持久保存。

设备	基本机制或参数
键盘、鼠标	按键扫描编码，位移和按键形成报告
扫描仪、摄像设备	光学信息采样编码
显示器	屏幕尺寸、分辨率、每像素位数、刷新频率
针式打印机	撞针经色带成像，可用于多联复写
喷墨打印机	喷墨滴成像
激光打印机	感光鼓成像、转印、定影

分辨率 $W \times H$、每像素 b 位、刷新率 f 时，无压缩有效像素量：

$$Q_{\text{frame}} = \frac{WHb}{8}\ \text{B}, \qquad R_{\text{pixel}} = \frac{WHbf}{8}\ \text{B/s}.$$

双缓冲容量为两帧，实际输出率按刷新频率计算。字模库存每种字符点阵，帧缓冲存当前画面像素；消隐、编码、包头与压缩按题设计入。1920×1080、24 位、60 帧/s：单帧 6220800 B，双缓冲 12441600 B，有效速率 373248000 B/s。

接口缓冲吸收瞬时速率差；持续输入高于长期消耗能力时，有限缓冲终会填满。

7.2 I/O 接口、端口、编址与通道

接口连接系统总线与设备，承担设备选择、地址识别、命令译码、数据缓冲、状态记录、串并转换、速度匹配，以及中断/DMA 请求。端口是 CPU 可访问的接口寄存器或地址位置，一个接口通常包含多个端口。

端口	内容与操作
数据	读已接收数据、写待发送数据
状态	读就绪、忙、错误等状态
控制	写启动、复位、工作方式等命令

状态读与控制写可共享地址并由读写方向区分。端口地址定位接口位置，扇区地址定位设备内部数据。命令字、状态字、中断类型号均可经数据线传送；读写等控制线规定事务性质。

例 7-1

下列选项中，在 I/O 总线的数据线上传输的信息包括（　）。

I. I/O 接口中的命令字　II. I/O 接口中的状态字　III. 中断类型号

A. 仅 I、II　B. 仅 I、III　C. 仅 II、III　D. I、II、III

编址	地址空间	访问方式
统一编址/存储器映射 I/O	与主存共用；译码须区分内存和设备区域	普通访存指令
独立编址	单独 I/O 空间；同数值可各对应内存和端口	通常用专门 I/O 指令

接口与设备交换数据、命令和状态；接口向 CPU 提出中断请求。通道为执行通道程序的专用 I/O 处理部件，CPU 启动后由其组织系列设备操作；通道指令由通道执行，I/O 指令由 CPU 执行。DMA 主要搬运设定数据块，通道可承担更完整控制组织。

7.3 程序查询与服务期限

查询流程：设置命令、地址与数量 → 检查状态 → 就绪后 CPU 读/写数据端口 → 更新地址和计数 → 完成或继续。忙等查询持续检查，等待及搬运均占 CPU；定时查询在两次检查间可运行其他程序。

设设备速率 R B/s、缓冲/每次交换 q B，持续到达且每次取走一缓冲时：

$$\Delta t_{\text{buffer}} = \frac{q}{R}, \qquad \lambda = \frac{R}{q}\ \text{次/s}, \qquad U_{\text{CPU}} = \lambda t_{\text{service}}.$$

查询与取数必须在缓冲覆盖前完成；单缓冲的服务间隔至多为 q/R，还须将服务时长、相位及最长延迟纳入期限。已给每次服务 c 个周期、主频 f 时，$U = \lambda c/f$；已给 I 条指令时，$c = I \times \text{CPI}$。

例 7-2

某计算机处理器主频为 50 MHz，采用定时查询方式控制设备 A 的 I/O，查询程序运行一次所用的时钟周期数至少为 500。在设备 A 工作期间，为保证数据不丢失，每秒需对其查询至少 200 次，则 CPU 用于设备 A 的 I/O 的时间占整个 CPU 时间的百分比至少是（　）。

A. 0.02%　　B. 0.05%　　C. 0.20%　　D. 0.50%

50 MHz、每次查询 100 周期：鼠标每秒 30 次占 0.006%；磁盘 2 MiB/s、每次 4 B 需 2^{19} 次/s，占约 104.86%，说明该组织服务能力不足。查询开销已包含搬运时，搬运费用只计一次。

7.4 中断响应、现场与返回

中断 I/O 流程：CPU 启动设备 → 执行其他程序 → 设备/接口发请求并用触发器保留 →CPU 在允许边界判定未屏蔽请求 → 硬件响应 → 服务程序搬运与处理 → 恢复返回。请求产生、允许响应、开始处理及完成分别计时。

环节	典型动作
硬件响应	暂时禁止相应中断、保存断点和规定状态、定位入口
软件入口	保存将修改且须恢复的通用寄存器及旧屏蔽字
服务主体	读写数据端口、处理事件、设置控制信息
软件退出/返回	关中断、恢复现场与屏蔽字、按 ISA 规则恢复断点和状态

中断向量为定位入口的信息，向量地址为保存向量的位置，处理程序入口为代码地址，具体映射由实现规定。单重中断在处理期间关闭相应可屏蔽中断。多重中断在现场保护和屏蔽设置完成后开放允许的嵌套。

教材单重序列常写“保护现场 → 事件处理 → 恢复现场 → 开中断 → 中断返回”；实际 ISA 也可由返回指令原子恢复状态与允许位。非屏蔽中断的响应时点及保存规则仍由体系结构规定。

7.5 中断判优、屏蔽字与嵌套

响应优先级由硬件在当前未屏蔽请求中选谁先响应；处理优先级规定服务程序间谁可打断谁，通过屏蔽字组织。屏蔽改变可参与响应的集合，保留已经发生的请求记录。

按屏蔽位 1= 禁止、0= 允许的约定，服务程序通常屏蔽本级及不允许打断它的源，只开放更高处理优先级。每层进入时保存旧屏蔽字，退出时恢复上一层状态。

例 7-3

有 A、B、C 三个请求源，硬件响应优先级 A>B>C。屏蔽字按 A、B、C 排列，1 表示屏蔽。要求处理优先级 C>B>A，服务程序均在保存现场并设置屏蔽字后开中断。给出三者的屏蔽字，并追踪三请求同时待处理时的一次嵌套过程。

请求的到达时间、屏蔽状态、嵌套关系和服务时长共同决定开始及完成顺序。初始响应按硬件优先级，嵌套返回按栈顺序。

例 7-4

若某设备中断请求的响应和处理时间为 100 ns，每 400 ns 发出一次中断请求，中断响应所允许的最长延迟时间为 50 ns，则在该设备持续工作过程中，CPU 用于该设备的 I/O 时间占整个 CPU 时间的百分比至少是（　）。

A. 12.5%　　B. 25%　　C. 37.5%　　D. 50%

允许响应的最长延迟为期限；CPU 占用只计实际响应/服务执行时间。每 400 ns 请求一次、服务 100 ns，CPU 占 25%；允许延迟 50 ns 另作实时性约束。

7.6 DMA 控制器、传送阶段与访存方式

DMA 由控制器在设备接口与主存之间直接传数据。典型组成：主存地址寄存器/计数器、传送长度计数器、数据缓冲寄存器、设备地址、请求触发器、控制/状态逻辑及完成中断机构。

阶段	执行主体与动作
预处理	CPU 驱动设置方向、主存起址、设备、长度等参数并启动
数据传送	设备准备 → 请求 DMA→DMA 申请总线 → 授权后传送 → 更新地址和计数
后处理	块结束/出错通知 CPU，软件检查结果、处理错误、唤醒后续工作




Figure 7.1: CPU 设置收尾，DMA 在接口与主存间搬运

DMA 访存方式	占用与 CPU 行为
停止 CPU 访存/成组传送	集中占用相关总线，期间 CPU 所需同资源访存受阻
周期挪用	准备好一个/若干单位后借用存储周期，通常让已开始 CPU 访存先完成
交替访存	CPU 与 DMA 按固定时隙分配，减少重复仲裁，需组织时序

DMA 占用共享资源时，CPU 可在可用寄存器、Cache 或其他独立资源上继续；停顿由实际资源需求决定。设备向 DMA 请求服务、DMA 向系统申请总线为两层请求；DMA 申请与请求 CPU 运行服务程序的中断分别判断。

例 7-5

若设备采用周期挪用 DMA 方式进行输入和输出，每次 DMA 传送的数据块大小为 512 字节，相应的 I/O 接口中有一个 32 位数据缓冲寄存器。对于数据输入过程，下列叙述中，错误的是（ ）。

A. 每准备好 32 位数据，DMA 控制器就发出一次总线请求
B. 相对于 CPU，DMA 控制器的总线使用权的优先级更高
C. 在整个数据块的传送过程中，CPU 不可以访问主存储器
D. 数据块传送结束时，会产生 “DMA 传送结束” 中断请求

例 7-6

下列关于 DMA 方式的叙述中，正确的是（ ）。

I. DMA 传送前由设备驱动程序设置传送参数
II. 数据传送前由 DMA 控制器请求总线使用权
III. 数据传送由 DMA 控制器直接控制总线完成
IV. DMA 传送结束后的处理由中断服务程序完成

A. 仅 I、II　B. 仅 I、III、IV　C. 仅 II、III、IV　D. I、II、III、IV

7.7 查询、中断和 DMA 的开销预算

设持续设备速率 R B/s、每次数据交换 q B、每块 Q B、每次 CPU 服务 t s、每块预后处理 u s、每数据单位占总线 b s：

量	计算式	条件
查询/中断事件率	R/q	每次交换 q B
查询/中断 CPU 比例	$(R/q)t$	服务开销均已计入

量	计算式	条件
DMA 完成事件率	R/Q	每块正常完成通知一次
DMA 软件 CPU 比例	$(R/Q)u$	预处理及后处理按块计
数据总线占用比例	$(R/q)b$	单位传输不重叠，无额外未计开销

CPU 预算与总线预算分别核算。比例大于 1 表示处理能力不足；平均 CPU 开销低于 100% 后，还需核最长响应时间及缓冲期限。多级缓冲、批量中断、突发合并等条件改变事件粒度时，重新计数。

方式	CPU 介入	搬运主体
忙等查询	连续检查、逐单位搬运	CPU 指令
定时查询	定期查询并搬运	CPU 指令
中断 I/O	每请求响应后运行服务程序	CPU 指令
DMA	每块设置、完成后收尾	DMA 控制器

字符等低速设备常用查询/中断，大批量块传送常用 DMA；选择依速率、粒度、缓冲和实现。512 B 块、4 B 缓冲为 128 次数据单位传送，正常完成通知一次。1024 B 块则为 256 次 4 B 单位；总线事务数还取决于突发合并。

例 7-7

假定计算机的主频为 500 MHz，CPI 为 4。现有设备 A 和 B，其数据传输率分别为 2 MB/s 和 40 MB/s，对应 I/O 接口中各有一个 32 位数据缓冲寄存器。请回答下列问题，要求给出计算过程。

（1）若设备 A 采用定时查询 I/O 方式，每次输入/输出都至少执行 10 条指令。设备 A 最多间隔多长时间查询一次才能不丢失数据？CPU 用于设备 A 输入/输出的时间占 CPU 总时间的百分比至少是多少？

（2）在中断 I/O 方式下，若每次中断响应和中断处理的总时钟周期数至少为 400，则设备 B 能否采用中断 I/O 方式？为什么？

（3）若设备 B 采用 DMA 方式，每次 DMA 传送的数据块大小为 1000 B，CPU 用于 DMA 预处理和后处理的总时钟周期数为 500，则 CPU 用于设备 B 输入/输出的时间占 CPU 总时间的百分比最多是多少？

1 MB/s、每中断 4 B、CPU 开销 2 µs，需 50% CPU；改为 1024 B 块、每块 CPU 开销 20 µs，约 1.953%。两值均仅计软件执行，另核总线占用和服务期限。

7.8 设备准备与服务执行的重叠时间

计算总历时先标出 “启动下一单位” 的时刻，CPU 占用累计实际响应和服务指令。CPU 50 MHz、CPI=4；每字符设备准备 0.5 ms=25000 周期；每字符 10 线路位（1 起始、7 数据、1 校验、1 停止），持续设备最多 2000 字符/s。

若每中断响应 10 周期，服务 20 条指令，第 15 条启动下一字符，则后 5 条服务指令可与下一次准备重叠。稳定重复间隔为 $25000+10+15\times4=25070$ 周期；1000 字符约 25070000 周期，CPU 实际用 $1000(10+20\times4)=90000$ 周期。

若从首次启动准备计到第 1000 次服务完全结束，最后 5 条无后续准备可重叠，精确总历时为 $1000\times25070+5\times4=25070020$ 周期。