
7 输入/输出系统


知识导图



课程连接·驱动不是设备本身


OS 中的驱动程序在 CPU 上执行，I/O 接口是硬件，外部设备是数据来源或去向。DMA 替换逐次数据搬运的执行主体，仍须驱动设置与服务程序收尾，软硬件边界要逐阶段标出。

知识导图（续）



最小反例·24 位不等于 24 种颜色

每像素 24 位时最多有 2^{24} 种编码，而不是 24 种。容量计算乘 24 得到位数，再除 8 变字节；若题给的是灰度级 G，应先算编码位数 $\lceil \log_2 G \rceil$。



位数决定编码数，容量还须把 bit 换成 B

7.1 沿“谁等待、谁搬运、谁收尾”读导图

课件把输入/输出系统分为硬件、软件与控制方式：设备和接口负责把物理事件变成可交换的数据；I/O 指令或驱动程序发出命令；查询、中断与 DMA 决定 CPU 何时介入、谁实际搬运。先固定设备速率、接口缓冲大小和每次服务粒度，再比较方式，才有统一的计数基础。

定义 7.1.1 (I/O 硬件、指令与通道)

I/O 硬件包括输入设备、输出设备、外存和 I/O 接口/控制器。I/O 指令是 CPU 执行、用于访问端口或控制 I/O 的机器指令；通道指令由专用通道执行，通道程序通常在主存中，CPU 启动后由通道组织相应设备工作。二者不是同一指令集的两个名称。

通道在硬件支持下承担比逐字 DMA 更完整的 I/O 组织任务，减少 CPU 的细粒度参与；它仍需软件准备、设备协议与完成通知。这里作为课件导图的背景分支保留，不把某一种历史实现推广为现代所有设备的结构。

7.2 外部设备及其缓冲需求

输入设备把用户或环境的信息送入系统，例如键盘、鼠标；输出设备把结果表现出来，例如显示器、打印机；外存提供较大容量的持久数据保存，磁盘与固态盘的具体访问机制回指存储系统一章。设备分类说明主要用途，不表示具有复合功能的设备只能归入一个绝对类别。

显示器参数包括屏幕尺寸、分辨率、每像素灰度或颜色位数、刷新频率。若每帧包含 N 个像素、每像素 b 位且无压缩，则一帧显存至少需 Nb 位，按每秒 F 帧连续刷新所需的有效像素数据率为 NbF 位/s；空白区、编码、总线等额外开销需按题设另计。字符点阵库保存每种字符的字模，帧缓冲保存当前屏幕的像素，两者统计对象不同。

不变量·先分字符库与屏幕帧

字符点阵库按字符种类、字模行列及每点位数统计；帧缓冲按当前屏幕像素数统计。即使屏上同一字符出现多次，字库也不必重复保存同一字模，两个容量不能直接互换。

例 7.2.1 (自拟：从分辨率算显存与数据率)

图像为 1920×1080 像素，每像素 24 位，每秒刷新 60 帧，不计压缩、空白区与传输编码。求单帧有效数据量、双缓冲容量及连续像素数据率。

解析。单帧为 $1920\times1080\times24/8=6220800$ B；双缓冲需要 12441600 B；数据率为 $6220800\times60=373248000$ B/s。24 位是每像素的编码位数，不是“24 种颜色”；双缓冲使存储容量翻倍，并不要求把每秒实际输出帧数也乘 2。

打印机可按是否击打、按字符/行组织、按针式/喷墨/激光等机制分类。分类维度不同，不宜将“非击打”和“行式”作为互相排斥的并列项。接口中的缓冲可吸收设备与总线的瞬时速率差；持续输入超过长期消耗能力时，有限缓冲终会填满，不能靠“有缓冲”保证永不丢数据。

7.3 端口是接口中可访问的位置

CPU 通常通过 I/O 接口访问外部设备。接口把系统总线上的读写操作转换为设备所需的信号，并提供数据缓冲、状态记录、命令控制、地址识别及必要的中断或 DMA 连接。设备本体和接口并不是一回事：磁盘驱动器是设备，网络控制器、打印机适配器等承担接口功能。

CPU 能访问的接口寄存器或相应位置称为 I/O 端口。数据端口交换数据，状态端口报告就绪、忙或错误，控制端口接收启动、复位等命令。读状态与写控制可能共用同一个端口地址，由读写方向区分；不能因为地址相同就认为两个端口是同一个寄存器。

统一编址（存储器映射 I/O）把端口放进主存地址空间，用访存指令访问；独立编址为 I/O 设单独地址空间，通常使用专门 I/O 指令。同一个数值地址在独立编址下可分别对应内存位置和端口，在统一编址下则要避免地址译码冲突。端口地址不是设备内部磁盘扇区地址。

不变量·最长间隔受缓冲期限限制

R B/s 填满 q B 缓冲需要 q/R 秒；定时查询必须在覆盖前读走数据，还要计入实际检查与搬运延迟。平均每秒查够次数并不自动保证某个最长间隔不会超过期限。

7.3.1 例 7-1　命令字走哪组线

【配套例题】下列选项中，在 I/O 总线的数据线上传输的信息包括（　）。

I. I/O 接口中的命令字　II. I/O 接口中的状态字　III. 中断类型号

A. 仅 I、II　B. 仅 I、III　C. 仅 II、III　D. I、II、III

解析。三者都是本次总线交换的编码值，可以由数据线承载，选 **D**。读写控制线表达 “本轮读或写” 等时序和操作性质，并不逐位承载所有名称里带 “控制” 二字的信号。

接口与设备侧交换数据、控制和设备状态，接口向 CPU 发送中断请求。打印机一般不会向其接口 “接收中断请求信号” 来获知下一个字符；这里要辨清信号的发送端与接收端。串并转换、缓冲和速度匹配也在接口或设备控制电路中完成，主机内部总线并行并不要求磁盘写入盘面的位也并行。

7.4 查询方式：等待和搬运都由 CPU 安排

程序查询方式先启动设备，再读状态端口，未就绪就继续检查；就绪后由 CPU 执行指令，在数据端口与寄存器或主存之间搬运，并更新地址与计数。数据没准备好时，CPU 若一直轮询，等待时间也占用了执行机会。

```
设置设备命令、目标地址和剩余数量
while 剩余数量 > 0:
    while 状态端口表示未就绪:
        继续检查
    从数据端口读一个单位并存入目标地址
    目标地址 += 单位大小
    剩余数量 -= 1
```

定时查询则在规定时刻检查，其余时间可以执行其他工作。是否会丢数据取决于设备速率、接口缓冲容量和最长查询间隔，不能由忙等程序的表现推出 “查询方式下 CPU 永远不能运行其他程序”。

7.4.1 例 7-2　定时查询占多少 CPU 时间

【配套例题】某计算机处理器主频为 50 MHz，采用定时查询方式控制设备 A 的 I/O，查询程序运行一次所用的时钟周期数至少为 500。在设备 A 工作期间，为保证数据不丢失，每秒需对其查询至少 200 次，则 CPU 用于设备 A 的 I/O 的时间占整个 CPU 时间的百分比至少是（　）。

A. 0.02%　B. 0.05%　C. 0.20%　D. 0.50%

解析。每秒至少执行 $500 \times 200 = 100000$ 个查询周期，CPU 每秒有 50×10^6 个周期，比例为 0.002，即 0.20%，选 **C**。200 次/s 只决定查询次数，不是设备每秒搬运 200 B；题目也未要求把每次查询的 500 周期

再当作 500 条指令。

若另给每个数据的搬运周期数，还要判断它已包含在查询程序开销中，还是必须另加。计算 CPU 占用率时，用 CPU 实际花掉的时间作分子，设备在外部独自准备数据的时间不直接算作 CPU 执行时间。

课程连接·模式切换不必换进程

设备中断可在内核态完成处理再返回原进程。保存必要硬件返回状态、软件保护现场以及调度换进程是不同层次，不能把每次中断都算成完整进程上下文切换。

7.5 中断方式：先请求，再响应，再运行服务程序

中断 I/O 允许 CPU 启动设备后继续做其他工作，设备或接口就绪后提出中断请求。CPU 在允许响应的边界检查未屏蔽请求，完成硬件响应，再执行中断服务程序，由程序读取或写入数据端口。等待不再要求 CPU 持续轮询，但每次软件搬运数据仍要 CPU 执行指令。

请求需要保存在接口或中断控制器的触发器中，因为外设产生事件时 CPU 未必能立即响应。中断请求的产生、被允许响应、被调度执行以及处理完成是四个不同的时间点。CPU 可能正在执行指令，处于关中断状态，或已有更高优先级请求需要先处理。

7.5.1 硬件保存断点，与软件保护现场分开

典型硬件响应包括暂时禁止相应中断、保存返回位置及规定的状态、确定中断服务入口。中断向量是用于定位处理程序的信息，中断向量地址是保存向量的位置，处理程序入口地址是最终执行代码的位置。三者在某种实现中存在固定联系，但并不总是同一数值。

服务程序进入后保存其将修改且须恢复的通用寄存器，处理事件，再恢复并返回。单重中断处理期间不允许同类可屏蔽中断嵌套；多重中断则在保护必要现场、设置屏蔽后重新允许某些请求打断当前服务程序。入口处的现场保护未完成就开放嵌套，可能覆盖尚未保存的返回信息。

在教材采用的一种单重中断序列中，软件部分是“保护现场 → 事件处理 → 恢复现场 → 开中断 → 中断返回”，保存断点和初始关中断已经由硬件响应完成。实际 ISA 可能由中断返回指令原子恢复状态和允许位；不能把教材序列中的“开中断”和返回之间可被中断的窗口当作所有机器的共同实现。

7.5.2 屏蔽改变允许谁打断谁

中断响应优先级通常由硬件仲裁关系决定，多个未屏蔽请求同时到来时据此选一个。处理优先级描述服务过程中允许哪些请求打断当前服务，可由各服务程序设置的屏蔽字确定。屏蔽会改变参与本次仲裁的集合，不会把仲裁电路本身的固定比较顺序改写。

7.5.3 例 7-3　响应顺序与完成顺序为什么可以不同

原创补充

有 A、B、C 三个请求源，硬件响应优先级 A>B>C。屏蔽字按 A、B、C 排列，1 表示屏蔽。要求处理优先级 C>B>A，服务程序均在保存现场并设置屏蔽字后开中断。给出三者的屏蔽字，并追踪三请求同时待处理时的一次嵌套过程。

解析。A 处理中应屏蔽 A 自己，允许 B、C，故为 100；B 处理中屏蔽 A、B，允许 C，故为 110；C 处理中三者都屏蔽，故为 111。初始三者均允许响应时，硬件先选 A，不能因希望 C 处理优先就把首次响应写成 C。




Figure 7.1: 屏蔽只改变可参与响应的集合；嵌套返回按栈次序进行

1. A 保护现场、设 100、开中断，B 和 C 仍待处理，硬件在二者中选 B。
2. B 保护现场、设 110、开中断，C 可以响应，转入 C。
3. C 设 111 完成处理，恢复 B 的状态和屏蔽字，返回 B。
4. B 完成后恢复 A，A 最后完成。服务开始顺序 A、B、C，完成顺序 C、B、A。

题目要的是给定规则下的模型。各层必须保存并恢复旧屏蔽字，不能在 C 退出时直接恢复成最外层的全开放状态。屏蔽字的位序和 0/1 含义也必须从题干确定。

7.5.4 例 7-4　允许延迟不是额外的服务开销

【配套例题】若某设备中断请求的响应和处理时间为 100 ns，每 400 ns 发出一次中断请求，中断响应所允许的最长延迟时间为 50 ns，则在该设备持续工作过程中，CPU 用于该设备的 I/O 时间占整个 CPU 时间的百分比至少是（　）。

A. 12.5%　　B. 25%　　C. 37.5%　　D. 50%

解析。每个请求实际占 CPU100 ns，请求间隔 400 ns，长期占用比例为 $100/400 = 25\%$，选 **B**。最长响应延迟 50 ns 约束请求产生后必须多快开始响应，不是额外要执行 50 ns 的服务程序，不能加到 100 ns 上。

若题给设备数据率 R B/s、每次中断交换 q B、每次 CPU 开销 t 秒，在每次均交换 q B 且持续工作的模型中，请求率为 R/q，CPU 比例为 $(R/q)t$。若结果超过 100%，说明该模型下 CPU 无法及时服务；不能把它继续当作可达到的利用率。

7.6 DMA：数据不经过 CPU 寄存器逐次搬运

DMA 控制器在设备接口与主存之间组织直接传送。CPU 仍需通过驱动程序设置方向、主存起始地址、传送数量和设备等参数，启动设备；传送过程中由控制器形成主存地址、请求总线、搬运数据并更新计数；结束或出错后再通知 CPU 处理。DMA 减少逐个数据的指令开销，不表示 CPU 从头到尾完全不参与。

错项排除·块完成一次，单位传送多次

1024 B 块、4 B 接口缓冲可分 256 个数据单位搬运，而正常完成通知可仅一次。DMA 减少 CPU 事件数，不要求把整块压成一个总线数据拍；突发是否合并事务还需题设。




Figure 7.2: CPU 设置和收尾，DMA 传输阶段在接口与主存之间搬运

暂停 CPU 方式可在一块数据传送期间集中占用相关总线；周期挪用方式在设备准备好一个传送单位后申请一次或若干次总线使用；交替方式按约定把周期分给 CPU 和 DMA。CPU 能否同时访问某个存储体、Cache 或另一条总线，要由具体资源结构决定。只要 CPU 本拍不需要被占用的资源，它仍可能继续内部运算。

周期挪用中，设备准备数据后向 DMA 控制器请求服务，DMA 控制器再向系统申请总线。教材说 “DMA 请求” 时可能指设备侧请求，也可能指总线申请，解题要看请求的发送者和接收者，不能只认四个字母。

DMA 控制器通常包含主存地址计数器、传送长度计数器、数据缓冲寄存器、请求触发器、控制/状态逻辑以及完成中断机构。地址计数器决定下一次主存位置，长度计数器判断块是否完成；缓冲容量 q B 决定一次可交换的数据粒度，整块长度 Q B 决定 CPU 何时收到完成通知。两种 “计数” 不能交换使用。

> **先统一事件粒度，再列预算**
>
> 设设备连续速率为 R B/s，接口每次可交换 q B，每次 CPU 服务耗时 t 秒，则理想事件率为 R/q 次/s，CPU 开销比例为 $(R/q)t$。若 DMA 每块 Q B 才完成一次且每块软件开销为 u 秒，则 CPU 开销比例为 $(R/Q)u$。另以总线每次占用 b 秒列总线占用 $(R/q)b$；这第三个式子不自动等于 CPU 开销。

这些式子都先假定事件持续、粒度固定且无额外未计开销；若比值超过 1，说明所需服务能力超过预算。缓冲是否溢出还要核最长响应时间：平均 CPU 开销低于 100% 不是实时期限一定满足的充分条件。

7.6.1 例 7-5　周期挪用不等于整块期间封住主存

【配套例题】若设备采用周期挪用 DMA 方式进行输入和输出，每次 DMA 传送的数据块大小为 512 字节，相应的 I/O 接口中有一个 32 位数据缓冲寄存器。对于数据输入过程，下列叙述中，错误的是（　）。

A. 每准备好 32 位数据，DMA 控制器就发出一次总线请求
B. 相对于 CPU，DMA 控制器的总线使用权的优先级更高
C. 在整个数据块的传送过程中，CPU 不可以访问主存储器
D. 数据块传送结束时，会产生 “DMA 传送结束” 中断请求

解析。每次缓冲 32 位即 4 B，512 B 需要 128 次传送。周期挪用只在取得总线的时段占用资源，其余时段 CPU 仍可访问主存，不是整块传完前一直封锁，所以选 **C**。B 描述本题中 DMA 优先取得总线的模型，不表示任何系统的任意外部请求都永久压过 CPU。

一次总线占用时间为 b、每次搬 q B 时，DMA 数据率 R 对应的总

课程连接·CPU 预算与总线预算分列

每块软件预处理/后处理影响 CPU 比例，DMA 实际访存影响总线和主存占用。CPU 可能在其私有 Cache 中继续运算，所以总线忙碌比例不能无条件等同 CPU 损失比例。

线占用比例约为 $(R/q)b$，前提是这些占用不重叠且没有额外启动代价。CPU 实际损失还取决于它原本是否需要总线，因此不能把 “DMA 占总线 10%” 无条件改写成 “程序变慢 10%”。

最小反例·平均低占用也会超期限

每秒总共只需 1ms 服务，看似占用很低；若某次数据必须在 10 微秒内取走，而 CPU 最长关中断 100 微秒，仍可能丢数据。平均预算与最坏响应延迟必须分别核对。

7.6.2 例 7-6　DMA 的准备与完成仍需要软件

【配套例题】下列关于 DMA 方式的叙述中，正确的是（　）。

I. DMA 传送前由设备驱动程序设置传送参数
II. 数据传送前由 DMA 控制器请求总线使用权
III. 数据传送由 DMA 控制器直接控制总线完成
IV. DMA 传送结束后的处理由中断服务程序完成

A. 仅 I、II　B. 仅 I、III、IV　C. 仅 II、III、IV　D. I、II、III、IV

解析。I 是 CPU 上的驱动程序做传送前准备，II、III 是 DMA 硬件实际传输，IV 是完成通知后的软件收尾，四项均正确，选 **D**。这条链把 “CPU 不逐字搬运” 和 “CPU 完全不参与” 清楚区分开。

方式	CPU 介入时机与粒度	数据搬运主体	主要约束
忙等查询	持续检查，逐单位搬运	CPU 指令	等待和搬运均占 CPU 执行机会
定时查询	定期检查，每次查询及搬运	CPU 指令	查询间隔与服务时长须满足缓冲期限
中断 I/O	每请求被允许响应后，交换 q B	CPU 服务程序	请求率 × 每次响应处理时间
DMA	每块 Q B 前设置、结束后收尾	DMA 控制器	CPU 开销、总线与主存占用分别计算

适用性取决于设备速率、传送粒度、缓冲和系统实现。字符型低速设备通常适合查询或中断，网络和块设备的大批量传送常用 DMA；中断方式并非适用于所有设备，DMA 也没有固定的速度门槛。

比较三种方式时，可先固定同一设备数据率 R。若接口一次仅能容纳 q B，则数据积满时间为 q/R；定时查询的查询间隔要小于这个时间，中断方式每秒约响应 R/q 次。若 DMA 每块 Q B 才让 CPU 收尾一次，CPU 事件率变成 R/Q；但控制器可能仍按 q B 多次请求总线，不能把 “每块一次完成中断” 误作 “整块只有一次总线传送”。CPU 事件数、设备准备次数和总线事务数是三个不同计数。

7.6.3 例 7-7　同一接口缓冲下比较查询、中断和 DMA 预算

【配套例题】假定计算机的主频为 500 MHz，CPI 为 4。现有设备 A 和 B，其数据传输率分别为 2 MB/s 和 40 MB/s，对应 I/O 接口中各有一个 32 位数据缓冲寄存器。请回答下列问题，要求给出计算过程。

（1）若设备 A 采用定时查询 I/O 方式，每次输入/输出都至少执行 10 条指令。设备 A 最多间隔多长时间查询一次才能不丢失数据？CPU 用于设备 A 输入/输出的时间占 CPU 总时间的百分比至少是多少？

（2）在中断 I/O 方式下，若每次中断响应和中断处理的总时钟周期数至少为 400，则设备 B 能否采用中断 I/O 方式？为什么？

（3）若设备 B 采用 DMA 方式，每次 DMA 传送的数据块大小为 1000 B，CPU 用于 DMA 预处理和后处理的总时钟周期数为 500，则 CPU 用于设备 B 输入/输出的时间占 CPU 总时间的百分比最多是多少？

解析。数据率中的 M 按 10^6 计，缓冲 32 位 =4 B，CPU 每秒有 500×10^6 个时钟周期。先分别求设备填满缓冲的时间、CPU 每次服务时间，再求长期比例，不把设备工作时间直接当作 CPU 忙碌时间。

（1）A 每准备 4 B 需要

$$\Delta t_A = \frac{4}{2 \times 10^6} = 2\ \mu\text{s}.$$

因此最多每 2 μs 就必须完成一次查询与取数；间隔更长，单个缓冲可能被下一组数据覆盖。每秒至少服务 $2 \times 10^6/4 = 5 \times 10^5$ 次；每次至少 10×4=40 周期，故 CPU 占用比例至少为

$$\frac{(5 \times 10^5) \times 40}{500 \times 10^6} = 4\%.$$

每次这项服务最少耗时 80 ns，2 μs 是设备产生一缓冲数据的间隔，不是 CPU 每次都要执行 2 μs。

（2）B 每 4 B 只允许 $4/(40 \times 10^6) = 0.1\ \mu$s，相当于 50 个 CPU 周期；一次中断响应与处理却至少需 400 周期 =0.8 μs。每次服务还未完成，后续数据已连续到来，不能持续及时处理。按请求率核对，所需 CPU 比例为

$$\frac{(40 \times 10^6/4) \times 400}{500 \times 10^6} = 8 = 800\%.$$

这表示所需服务能力超过 CPU 预算，不能解释成实际 CPU 利用率能达到 800%。给定单缓冲与逐次中断模型下，设备 B 不适合这种中断 I/O 方式。

（3）DMA 把 CPU 事件粒度改成 1000 B 一块。以设备满速计，每秒最多 $40 \times 10^6/1000 = 40000$ 块；每块 CPU 预处理和后处理 500 周期，所以 CPU 开销比例最多为

$$\frac{40000 \times 500}{500 \times 10^6} = 4\%.$$

一块设备传送时间为 25 μs，CPU 设置收尾共 1 μs，二者相除也得 4%。这一项没有再乘 CPI，因为题干已直接给时钟周期数。第（1）问的 4% 是由 “至少 10 条指令” 得到下界，本问的 4% 按最大设备速率得到上界；数值相同，含义不同。

DMA 的 4% 统计 CPU 设置收尾，并未把 DMA 占用总线的时间当作 CPU 执行时间。若另问整机吞吐是否可达 40 MB/s，还须核对总线与主存带宽；若另问 CPU 程序因此慢多少，还要看 CPU 同时是否需要这些资源。第 6 章的总线预算与本题 CPU 预算应分别算，再按共享资源关系连接。

不变量·每层恢复自己的屏蔽字

嵌套服务像调用栈逐层返回。C 退出应先恢复 B 的屏蔽状态，B 再恢复 A；直接恢复最外层全开放状态可能允许原本不该打断 B 的请求，破坏题设处理关系。

7.6.4 配套辨析巩固

1. 【配套例题】下列关于中断 I/O 方式的叙述中，错误的是（ ）。A. 中断屏蔽字用于确定中断响应的优先级；B. 保存断点和程序状态字在中断响应阶段完成；C. 保存通用寄存器和设置新中断屏蔽字由软件实现；D. 单重中断方式下中断处理时 CPU 处于关中断状态。
2. 【配套例题】DMA 控制 I/O 方式下，设备的输入/输出由 DMA 控制器控制完成，此时 DMA 控制器控制的数据传输通路位于（ ）。A. CPU 和主存之间；B. CPU 和 DMA 控制器之间；C. 设备接口和主存之间；D. 设备接口和 DMA 控制器之间。
3. 原创补充：设备数据率为 1 MB/s，每次中断交换 4 B，开销为 2 μs，CPU 占用多少？若改为每 1024 B 一块 DMA，假设 CPU 每块仅需

20 μs 设置及收尾，CPU 开销比例是多少？暂不计总线竞争。

答案。1. A。按本章教材口径，屏蔽字规定允许的抢占关系和处理优先级，固定的响应仲裁次序不能由它直接改写。2. C。3. 中断为 $(10^6/4)\times 2\times 10^{-6}=50\%$；DMA 为 $(10^6/1024)\times 20\times 10^{-6}\approx 1.953\%$。后者只是 CPU 设置收尾开销，尚不包含 DMA 占用主存总线对程序造成的影响。

最小反例·延迟不是服务时间

请求产生后等 50ns 才开始，服务程序运行 100ns，真正占 CPU 执行的是后者。若这 50ns 期间 CPU 执行别的任务，就不能把它加入该设备服务时间；最长允许延迟只是期限。

7.7 主动回忆自测

以下为自拟检查。请沿 “设备—接口—控制方式—预算” 回忆，不先看答案。

1. I/O 端口、接口、设备和磁盘扇区地址之间分别是什么关系?
2. 统一编址与独立编址，改变的是地址空间与指令中的哪两项约定?
3. 为什么定时查询允许 CPU 在两次查询间执行其他程序，而忙等查询会持续占用 CPU?
4. 硬件中断响应与软件服务程序分别保存哪些类型的信息？是否所有 ISA 完全相同?
5. 已知响应优先级 A>B>C，能否只据此确定三者最终完成顺序?
6. DMA 中，块长 1024 B、接口缓冲 4 B，块内可能有多少次数据单位传送、多少次块完成通知?
7. 显存容量和刷新数据率分别多乘了哪一个参数？双缓冲为何不能直接让输出帧频翻倍?
8. 设备每秒 1 MB、每次中断 4 B、每次开销 2 微秒，改为每 1024 B 一块、每块软件开销 20 微秒的 DMA，CPU 预算分别是多少?

7.7.1 自测答案

1. 端口是 CPU 可访问的接口位置；接口连接总线与设备；扇区地址标识设备内部数据位置，不能与 CPU 端口地址混同。2. 统一编址共享存储器地址空间并用访存指令；独立编址有独立端口空间，通常用专门 I/O 指令。3. 前者在期限允许下间歇检查，后者循环执行检查；均仍需安排实际搬运。4. 典型硬件保存断点与规定状态，软件保存其需要恢复的通用寄存器等；具体保存集合和开中断/返回时序依 ISA。5. 不能，还需屏蔽规则、允许嵌套关系、请求到达时间与服务时长。6. 可有 256 次 4 B 单位传送，正常块完成通常一次通知；总线突发合并会改变事务数，须看具体控制器。7. 有效容量为像素数 $\times$ 位数，刷新有效速率再乘帧频；双缓冲多存一帧，不自动多输出一帧。8. 中断 50%；DMA 约 1.953%，均仅按题定 CPU 执行开销，另核总线与实时期限。