Simulación y verificación de la FSM

Adaptación de Parcial_1_fixed_finalisimo.circ · VCS X-2025.06-SP2-6 · Verdi Y-2026.03-SP2

Resultado: simulación aprobada con 9,671 comprobaciones y 4,541 ciclos verificados. URG reportó **100% en las cinco métricas habilitadas del diseño**. Se generaron ondas FSDB/VCD, actividad SAIF y capturas nativas de Verdi.

Funcionamiento del diseño

La máquina Moore selecciona el tipo de ticket y produce un pulso de impresión de un ciclo. La máquina Mealy acumula el pago en unidades de 5 y genera COMPLETE a partir del saldo y las entradas actuales. CLK tiene un período de 10 ns; Reset es asíncrono y activo en alto.

Estado Moore	Función y transición principal
000 · IDLE	SEL15 solamente → 001; SEL25 solamente → 010. Ambas o ninguna: permanece en 000.
001 / 010 · PAGO15 / PAGO25	Espera COMPLETE; avanza a 011 / 100.
011 / 100 · PRINT15 / PRINT25	Activa IMPRIME15 / IMPRIME25 y vuelve a 000.

Métrica URG	Resultado
Línea / condición	100% / 100%
Toggle / rama	100% / 100%
FSM reconocida (Moore)	100% · 5 estados, 8 transiciones

Alcance: top_tb.dut y sus dos submódulos. El testbench está excluido. VCS no identificó el acumulador aritmético Mealy como otra FSM. El 100% no es una prueba de ausencia de todos los errores.


Fidelidad al circuito de origen

Ambos modos cobran 40. Las entradas B20/B10/B5 suman 20/10/5; si coinciden, se suman. C5 y C10 reflejan B5 y B10 con un modo activo; **C15 refleja B20**, no el vuelto. Al completar, el saldo vuelve a cero y no conserva excedentes.

Se conectó el reset de C2 en la adaptación. En el archivo original hay un corte entre (480,285) y el túnel Reset en (480,290). Se adjunta una copia .circ con ese único segmento agregado; el original permanece intacto.

Formas de onda en Verdi

Captura real de ondas.fsdb · ventana 0-160 ns · todas las señales principales




Ticket15: selección a 35 ns; pagos 20 + 20 muestreados a 45 y 65 ns; IMPRIME15 permanece alto de 65 a 75 ns. **Ticket25:** selección a 95 ns; pagos 5 + 10 + 5 + 20 a 105, 115, 125 y 135 ns; IMPRIME25 permanece alto de 135 a 145 ns.

COMPLETE es combinacional: también puede subir entre flancos mientras una entrada de dinero sigue alta (por ejemplo, 45-50 ns). Moore solo toma su valor en el flanco ascendente. Los valores X iniciales desaparecen al aplicar el reset; las comprobaciones comienzan después de este.

Esquemático elaborado por Verdi

Captura nativa de nSchema · jerarquía top_tb.dut · vista de los dos submódulos RTL



u_moore entrega MODE15 y MODE25 a u_mealy. u_mealy devuelve COMPLETE al controlador. Ambos comparten CLK y Reset. C[2:0] muestra el estado del ticket y P[2:0] el saldo en unidades de 5. Esta figura es el esquemático RTL elaborado por Verdi, no un netlist de celdas físicas.

Actividad SAIF y reproducción

Archivos originales de ejecución incluidos · simulation.log, coverage_report/, fsm.saif, ondas.fsdb y ondas.vcd

Qué contiene y para qué sirve

SAIF (Switching Activity Interchange Format) guarda actividad agregada por señal: tiempo en 0 y 1, tiempo desconocido y número de transiciones, junto con la jerarquía, escala y duración. Esa actividad se utiliza para estimación u optimización de potencia con herramientas y bibliotecas adecuadas. No sustituye a las formas de onda ni proporciona por sí sola un consumo en watts.

Dato del archivo generado	Valor observado
Región / escala	top_tb.dut / 1 ns
Ventana de actividad	20-57190 ns; duración 57170 ns
Ejemplo: CLK	T0 = 28585 ns; T1 = 28585 ns; TX = 0; TC = 11433

Cómo repetir el laboratorio

En el servidor, dentro de la carpeta del paquete, ejecutar **bash run.sh**. El script compila los cuatro archivos .sv, simula y ejecuta URG. Para abrir las ondas: **verdi -dbdir simv.daidir -ssf ondas.fsdb**. El script **capturar.sh** reproduce las figuras si hay una sesión gráfica o un Xvfb funcional.

La generación directa usa las llamadas de la guía: $set_toggle_region, $toggle_start, $toggle_stop y $toggle_report. Se agregó **$set_gate_level_monitoring("rtl_on", "sv")** y la opción **-lca**, exigida por esta versión de VCS para registrar tipos SystemVerilog.

Evidencia y límites de la verificación

La referencia de 2048 filas se extrajo de las compuertas y túneles del XML. Las pruebas recorren 512/512 combinaciones de modo de pago, saldo y entradas, además de reposo, selección simultánea, resets y secuencias pseudoaleatorias reproducibles. La equivalencia aritmética de Mealy se comprobó en sus 256 combinaciones. Esto verifica la adaptación lógica; no es una simulación completa del .circ original.

La actividad incluye estímulos intensivos y numerosos resets: no representa un perfil de uso real. El reporte URG es evidencia de la ejecución y se entrega sin alterar sus resultados.

Fuentes: guía proporcionada “Laboratorio VCS Verdi SAIF comandos.pdf”; circuito .circ proporcionado; registros de VCS/URG y capturas de Verdi. Referencia SAIF: Synopsys, From RTL to Gate-Level: Optimize Your Power Profile.