
STEP-ICE40-UP5K 软件手册

STEP-ICE40-UP5K

STEP

--/--/--

STEP-ICE40-UP5K 软件手册

目录

1. 概述	2
2. 软件安装.....	2
2.1 Radiant 软件下载	2
2.2 Radiant 安装步骤	2
2.3 Radiant 软件注册	7
3. 创建第一个工程.....	11
3.1 新建工程.....	11
3.2 添加设计文件.....	17
3.3 管脚约束.....	20
3.4 FPGA 加载.....	26
4. 仿真工具 Modelsim	28
4.1 仿真流程.....	28
5. 版本	38

1. 概述

Lattice Radiant 设计软件适用于网络边缘应用的全功能工具套件，支持 iCE40 UltraPlus 产品系列，提供业界领先的工具和功能，可帮助用户高效地开发网络边缘应用。

- 业界标准 IEEE 1735 IP 加密和 Synopsys 设计约束（SDC），最大化互操作性
- 集成的工具环境，实现易于使用的设计导航和调试功能
- 完整的物理到逻辑设计流程，实现交叉探索

在 Lattice 官网可以免费下载最新的 Radiant 工具，支持 Windows 系统和 Linux 系统。

2. 软件安装

2.1 Radiant 软件下载

1、打开 Lattice 官网，找到 Radiant 系列软件安装包下载页面，下载软件安装包。

- Lattice 官网：
<https://www.latticesemi.com/>
- 软件下载：
<https://www.latticesemi.com/Products/DesignSoftwareAndIP/FPGAandLDS/Radiant>
- 选择软件版本和操作系统。

2、根据安装指南进行安装。

2.2 Radiant 安装步骤

1、将 Radiant 压缩文件解压缩，然后双击 Radiant.exe 文件




图 2.1 解压 Radiant 压缩文件

2、Radiant 启动界面之后出现安装提示窗口，点击下一步。



图 2.2 点击进行安装软件

3、安装路径，默认是安装在 C 盘，可以根据实际情况修改，点击下一步。



图 2.3 选择安装路径

- 4、选择安装组件，如下图，勾选对应的组件，点击下一步。



图 2.4 选择安装组件

- 5、选择我接受此许可，点击下一步。



图 2.5 点击“我接受此许可”

- 6、点击下一步。




图 2.6 点击下一步

7、点击安装，进入安装过程



图 2.7 点击“安装”

8、大约需要半个小时的等待，软件会将 Radiant 软件和 Modelsim 软件等全部安装。



图 2.8 安装过程界面

9、随后进入安装完成界面，点击完成，完成软件安装




图 2.9 安装完成

2.3 Radiant 软件注册

- 1、Radiant 软件不仅提供了简单易用的操作环境，而且提供免费许，免费许可证获取十分简单，首先在 Lattice 官网注册一个账号（需要邮箱）。
- 2、访问官网页面 <https://www.latticesemi.com/Support/Licensing>，点击 Request a Free License。

Additional Software & IP Features

This section is for customers who wish to upgrade their existing Diamond license files f

Lattice Propel License

The Lattice Propel design environment for Lattice FPGA-based processor systems includes an IP catalog linked to Lattice's on-demand IP server, IP system integration tools, and a software development kit (SDK). The Propel License enables users to access this easy to use system integration environment.

To request a license you will need the following:

- Physical MAC address (12-digit hexadecimal value)

[Request a Free License](#)

图 2.10 获取免费许可证

- 3、填写机器物理地址，可以选择所需要的 IP 核，然后点击 yes，如下图所示。最后点击 Generate License，生成一个 license.dat 文件，将会发送到注册所用的邮箱。

Host NIC (physical address) *

Please enter your 12-digit NIC without any separator or spaces.

☒ I verify that I am not an employee of Cadence Design Systems, Mentor Graphics Corporation, or Synopsys, Inc.

Radiant Free IP (optional). Please select all that apply.

CertusPro-NX		CrossLink-NX/Certus-NX	
☒	Select All	☐	Select All
☒	I2C Master	☐	I2C Master
☒	I2C Slave	☐	I2C Slave
☒	Multi-Port Memory Controller	☐	Multi-Port Memory Controller
☒	SPI Flash Controller	☐	SPI Flash Controller
☒	SPI Master	☐	SPI Master
☒	SPI Slave	☐	SPI Slave
☒	UART 16550	☐	UART 16550
☒	Watchdog Timer	☐	Watchdog Timer
☒	Timer-Counter	☐	Timer-Counter

IP Core License Agreement

图 2.11 填写机器物理地址




图 2.12 生成许可证

4、在软件安装过程中，已自动添加系统环境变量。只需将申请的 license.dat 文件拷贝到安装目录下的 license 文件夹中，本文例为：F:\software\Radiant\license




图 2.13 将 license.dat 文件拷贝到 license 文件夹

至此完成 License 文件设置，可以开始使用 Radiant 进行设计了。

注意!!!

如双击打开 Diamond 软件是出现如下错误，则表示环境变量设置有问题。




图 2.14 可能出现错误的页面

解决方法是：右击“计算机”选择属性，进入控制面板中的系统属性界面。




图 2.15 点击“高级系统设置”

点击高级系统设置。选择高级，点击环境变量！



图 2.16 点击“环境变量”

进入环境变量设置界面，查看用户变量和系统变量 LM_LICENSE_FILE，将 License 位置（本文案例为：F:\software\Radiant\license）添加进用户变量和系统变量的 LM_LICENSE_FILE 中。




图 2.17 将 License 位置添加进用户变量和系统变量的 LM_LICENSE_FILE 中

3. 创建第一个工程

3.1 新建工程

1、启动 Radiant 软件：

双击 Radiant 系列软件图标，界面如下。




图 3.1 启动 Radiant 软件

2、创建工程：

点击 File → New → Project 选项 或 点击 Home 页面中的 New Project 图标。




图 3.2 创建一个新工程

LATTICE




图 3.3 双击 “New project”

LATTICE

3、点击 Next 进入新建工程目录。



图 3.4 点击 Next 进入新建工程目录

4、工程目录、名称填写：（注意：工程目录中不能有汉语、空格等字符）

- 工程目录：选择新建工程的目录
- 工程名称：填写工程名称




图 3.5 填写名称，选择路径

5、添加源文件、约束文件。

如已有源文件，点击 **Add Source** 添加文件；如没有，直接点击 **Next**。




图 3.6 如有源文件可进行添加

6、器件选择：

根据开发平台使用的 FPGA 选择对应器件例如 iCE40UP5KSG48I（注意：这里需要根据实物板卡上面的芯片标识选择对应的芯片型号），点击 Next。




图 3.7 选择器件

7、综合分析工具选择：

选择 Lattice LSE，如电脑上装有 Synplify Pro，也可以用它综合分析，随后点击 Next。




图 3.8 选择综合分析工具

8、工程设置确认：

确认工程相应的设置，如需调整点击 **Back** 返回修改，若确认设置，点击 **Finish**。




图 3.9 确认工程设置

9、工程创建完毕，Radiant 软件自动进入开发界面，如下：




图 3.10 开发界面

3.2 添加设计文件

1、选择 File→New→File 或 点击工具栏中的 New 按钮，选择 Verilog File 文件类型，将文件命名为 led，点击 New，Radiant 软件会新建并打开 Verilog 文件。




图 3.11 打开 Verilog 文件

2、在新建的 Verilog 文件中进行 Verilog 代码编写、保存，如下图所示，程序源码如下。




图 3.12 编写保存源码

```

源代码:
reg    [23:0] cnt_clk_1s = 1'b0 ;
reg          clk_1s     = 1'b0  ;
reg    [2:0]  cnt_led    = 1'b0  ;
reg    [21:0] cnt_rst    = 1'b0  ;

always@ (posedge sys_clk)begin
    if(cnt_clk_1s==24'd1200_0000)begin
        cnt_clk_1s <= 1'b0;
        clk_1s     <= ~clk_1s;
    end
    else begin
        cnt_clk_1s <= cnt_clk_1s+1'b1;
        clk_1s<=clk_1s;
    end
end

always@(posedge clk_1s )begin
    if(cnt_led==3'b111)
        cnt_led<=1'b0;
    else
        cnt_led<=cnt_led+1'b1;
end
assign RGB_led = cnt_led;
endmodule

```

3、选择工具栏中 Synthesis Design 按钮，如下图所示。




图 3.13 选择工具栏中 Synthesis Design 按钮

4、Radiant 软件会完成分析综合，若设计没有问题，综合 Synthesis Design 会变成绿色，同时左侧出现绿色对勾。




图 3.14 设计无误

5、分析完成后可以选择工具栏中 Netlist Analyzer 或者 Tools→Netlist Analyzer 查看电路。




图 3.15 查看电路

RTL 电路图如下





图 3.16 电路图

3.3 管脚约束

1、选择工具栏中的 Device Constraint Editor 或者 Tools→Device Constraint Editor 进入管脚分配页面。



Name	Group By	Pin	BANK	IO_TYPE	DRIVE	PULLMOD
sys_clk	N/A	35	0	LVC MOS33	NA	100K
Output	N/A	N/A	N/A	N/A	N/A	N/A
RGB_led[0]	N/A	39	0	LVC MOS33	8	NA
RGB_led[1]	N/A	40	0	LVC MOS33	8	NA
RGB_led[2]	N/A	41	0	LVC MOS33	8	NA

图 3.18 分配 FPGA 管脚

3、点击 Map Design 和 Place & Route Design，线路分析完后，Map Design 和 Place & Route Design 会变成绿色，同时左侧出现绿色对勾。




图 3.19 点击 Map Design 和 Place & Route Design




图 3.20 线路分析成功

4、点击 Project → Active Strategy → Bitstream Settings。双击 Bit File，选择 Raw Bit File (ASCII)，随后点击 OK。




图 3.21 配置比特流




图 3.22 选择 Raw Bit File (ASCII)

5、点击 Export Files，完成后 Export Files 会变成绿色，同时左侧出现绿色对勾。




图 3.23 点击 Export Files




图 3.24 Export Files 完成

3.4 FPGA 加载

在工程的文件夹中找到 .rbt 文件，将此文件复制到 FPGA 的文件夹中完成下载。




图 3.25 找到.rbt 文件





图 3.26 复制到此文件夹中



^ 简略信息

图 3.27 复制过程

4. 仿真工具 Modelsim

4.1 仿真流程

- 1、创建.v 文件，命名为 `led_tb`。




图 4.1 创建.v 文件，命名为 led_tb

2、将测试代码输入测试文件中，代码如下：

```
`timescale 1ns/100ps

module led_tb();
reg      sys_clk;
wire [2:0] RGB_led;

initial sys_clk=0;

always #10 sys_clk=~sys_clk;

led u_led(
.sys_clk      (sys_clk),
.RGB_led      (RGB_led)
);

endmodule
```

3、这里需要注意测试文件只是用来仿真的，很多语句是不可综合的，所以要设置文件的属性。右击工程目录里的 led_tb 文件，选择 Properties，




图 4.2 选择 Properties

会弹出一个属性窗口,弹出一个属性窗口,把测试文件属性值改为simulation表示只做仿真。




图 4.3 把测试文件属性值改为 simulation

4、选择菜单栏 **Tools**→**Simulation Wizard** 或 工具栏中 **Simulation Wizard** 按钮，进入仿真设置界面。




图 4.4 进入仿真设置界面

5、直接点击 **Next**。




图 4.5 点击 Next

6、创建仿真文件的工程及其路径，选择仿真的阶段，这里是功能仿真，所以只能选 RTL 级。如果没有 led_tb 这个文件夹，点击 Next，然后点击 Yes 会自动创建。




图 4.6 创建仿真文件




图 4.7 点击 Yes 自动创建

7、选择添加或者删除所要仿真的源文件和测试文件，点击 **Next**。




图 4.8 选择添加或者删除

8、仿真工程列表，如果有多个测试文件可以选择顶层测试文件。




图 4.9 选择顶层测试文件

9、仿真工程项目创建完成，如果下方选项确定，点击 **Finish**，将会打开 **Modelsim**。




图 4.10 仿真工程项目创建完成

10、选择 **Compile**→**Compile All**，等待完成后工程目录的 **Status** 状态会变成绿色的 ✓。




图 4.11 选择 **Compile**→**Compile All**




图 4.12 Status 状态变成绿色

11、选择菜单栏的 Simulate→Start Simulation，




图 4.13 选择 Simulate→Start Simulation




图 4.14 选择 led_tb 文件

12、右击需要观察的信号，点击 Add Wave，这样就将对应信号添加至 Wave 窗口。




图 4.15 点击 Add Wave

13、弹出的 Wave 窗口如下，选择工具栏中 Restart 按钮，在弹出的 Restart 窗口点击 OK，复位仿真 Wave 窗口。




图 4.16 点击 OK

14、修改工具栏中仿真时间，点击工具栏中 Run 按钮，进行仿真，仿真波形如下，仿真完成。（由于例程是三色灯一秒切换一个颜色，而仿真时间太短，所以 RGB_led 信号不会切换。）




图 4.17 仿真完成

5. 版本

版本号	修改日期	修改
V1.0		初始版本