

SISTEM DIGITAL (TIF-1106)

Pertemuan 14: Desain Berbasis Kode HDL (VHDL & Verilog di Logisim Evolution)

Capaian Pembelajaran Pertemuan 14

Sub-CPMK 14

Mahasiswa memahami konsep pemodelan hardware berbasis teks menggunakan **Hardware Description Language (HDL)**, membandingkan sintaks **VHDL** dan **Verilog**, serta mensimulasikan komponen FPGA dasar pada Logisim Evolution.

Perbandingan VHDL vs Verilog

Karakteristik	VHDL	Verilog
Gaya Bahasa	Strongly typed (mirip Ada/Pascal)	C-like syntax (mirip bahasa C)
Struktur Utama	Entity (I/O) & Architecture (Logika)	Module (I/O + Logika)
Pemodelan	Structural, Dataflow, Behavioral	Behavioral ('always@'), Dataflow ('assign')
Penggunaan Utama	Kedirgantaraan, Industri Militer	Industri Chip IC / VLSI Semiconductor