

SISTEM DIGITAL (TIF-1106)

Pertemuan 9: Elemen Memori Sekensial (Latch & Flip-Flop SR, JK, D, T)

Capaian Pembelajaran Pertemuan 9

Sub-CPMK 9

Mahasiswa mampu menganalisis perbedaan sirkuit kombinasional dan sekensial, memahami prinsip umpan balik (*feedback memory*), serta merancang rangkaian Latch dan Flip-Flop (SR, JK, D, T) lengkap dengan *Excitation Table* dan diagram pewaktuan.

Kombinasional vs Sekensial

Rangkaian Kombinasional

- ▶ Luaran $Y(t)$ **hanya bergantung pada masukan saat ini** $X(t)$.
- ▶ Tidak memiliki elemen memori internal.
- ▶ Contoh: Adder, Decoder, Multiplexer.

Rangkaian Sekensial

- ▶ Luaran $Y(t)$ **bergantung pada masukan $X(t)$ dan keadaan sebelumnya** $Q(t)$ (*Present State*).
- ▶ Memiliki elemen memori (*Flip-Flop*).
- ▶ Dikontrol oleh sinyal **Clock (CLK)**.

Tabel Karakteristik & Persamaan Keadaan Flip-Flop

Type Flip-Flop	Input	Persamaan (Q_{next})	Keadaan	Kondisi Terlarang
SR Flip-Flop	S, R	$Q_{next} = S + \overline{R}Q$		$S = 1, R = 1$ (Invalid)
JK Flip-Flop	J, K	$Q_{next} = J\overline{Q} + \overline{K}Q$		Tidak Ada ($J = 1, K = 1 \rightarrow$ Toggle)
D Flip-Flop	D	$Q_{next} = D$		Tidak Ada (<i>Data Latch</i>)
T Flip-Flop	T	$Q_{next} = T \oplus Q$		Tidak Ada ($T = 1 \rightarrow$ Toggle)