

SISTEM DIGITAL (TIF-1106)

Pertemuan 9: Logika Sekensial, Elemen Memori Latch, & Flip-Flop (SR, JK, D, T)

Capaian Pembelajaran Pertemuan 9 (Sub-CPMK 3)

Sub-CPMK 3

Mahasiswa mampu menganalisis operasi elemen memori bistabil, membuktikan fungsi transisi keadaan Latch dan Flip-Flop (SR, JK, D, T), serta merancang sirkuit sekensial dasar berbasis excitation table.

1. Perbedaan Logika Kombinasional vs Sekensial


Logika Kombinasional

- ▶ Luaran $Y(t)$ ****hanya bergantung**** pada kombinasi input saat ini $X(t)$.
- ▶ ****Tidak memiliki elemen memori**** atau sinyal umpan balik (**feedback**).
- ▶ Contoh: Adder, Decoder, Multiplexer.

Logika Sekensial

- ▶ Luaran $Y(t)$ bergantung pada input $X(t)$ ****dan keadaan memori sebelumnya**** $Q(t)$.
- ▶ ****Memiliki elemen memori**** & umpan balik pewaktuan (**Clock**).
- ▶ Contoh: Flip-Flop, Counter, Register, CPU.

2. Elemen Memori Dasar: SR Latch NOR-Gate



S	R	$Q(t + 1)$	Kondisi / Mode
0	0	$Q(t)$	**Memory / Hold**
0	1	0	**Reset ($Q = 0$)**
1	0	1	**Set ($Q = 1$)**
1	1	0^*	**Forbidden / Invalid**

3. Gated D Latch (Level-Sensitive)

D Latch: Mencegah Kondisi Forbidden

D Latch (*Data Latch*) menghilangkan kondisi terlarang dengan memastikan masukan R selalu berbalikan dengan D ($R = \overline{D}$).

Enable (EN)	Data (D)	$Q(t+1)$	$\overline{Q}(t+1)$	Keterangan Mode
0	X	$Q(t)$	$\overline{Q}(t)$	Terkunci / Memori (No Change)
1	0	0	1	Transparan Reset
1	1	1	0	Transparan Set

4. Edge-Triggered Flip-Flop vs Level-Sensitive Latch

Latch (Level-Sensitive)

- Berubah keadaan selama sinyal $EN = 1$ berdurasi tinggi.
- Rentan terhadap *Race Condition* jika ada loop umpan balik cepat.

Flip-Flop (Edge-Triggered)

- Berubah keadaan **hanya pada saat transisi sinyal Clock** ($0 \rightarrow 1$ Positif atau $1 \rightarrow 0$ Negatif).
- Standar pewaktuan sinkron seluruh chip mikroprosesor modern.

5. JK Flip-Flop: Eliminasi Masalah SR

Persamaan Karakteristik JK Flip-Flop

$$Q(t+1) = J\overline{Q(t)} + \overline{K}Q(t)$$

J	K	$Q(t+1)$	Mode Operasi
0	0	$Q(t)$	Hold / Memori tidak berubah
0	1	0	Reset ($Q = 0$)
1	0	1	Set ($Q = 1$)
1	1	$\overline{Q(t)}$	**Toggle (Membalikkan Keadaan)**

6. T Flip-Flop (Toggle Flip-Flop)

T Flip-Flop diperoleh dengan menghubungkan masukan J dan K menjadi satu jalur masukan T ($J = K = T$).

$$Q(t+1) = T \oplus Q(t) = T\overline{Q(t)} + \overline{T}Q(t)$$

Masukan T	$Q(t+1)$	Fungsi Operasi
0	$Q(t)$	Memori / Tahan Nilai (No Change)
1	$\overline{Q(t)}$	Toggle / Balikkan Bit ($0 \rightarrow 1$ atau $1 \rightarrow 0$)

7. Tabel Eksitasi (Excitation Table) Master

Tabel eksitasi menentukan nilai masukan (J, K, D, T) yang ****diperlukan**** untuk memicu transisi dari keadaan saat ini $Q(t)$ menuju $Q(t + 1)$.

$Q(t)$	$Q(t + 1)$	S	R	J	K	D
0	0	0	X	0	X	0
0	1	1	0	1	X	1
1	0	0	1	X	1	0
1	1	X	0	X	0	1

Rangkuman Pertemuan 9

- ▶ Logika sekensial menggunakan umpan balik memori untuk menyimpan nilai state sebelumnya $Q(t)$.
- ▶ Flip-Flop dipicu oleh tepi sinyal clock (**Edge-Triggered**), sedangkan Latch dipicu oleh tingkat tegangan (**Level-Sensitive**).
- ▶ ****JK Flip-Flop**** menyempurnakan SR dengan menyediakan mode ****Toggle** ($J = 1, K = 1$)******.
- ▶ ****Tabel Eksitasi**** adalah alat perancangan utama untuk menentukan masukan Flip-Flop dalam pembuatan Counter dan FSM.