

UJIAN AKHIR SEMESTER (UAS) ACADEMIC YEAR 2026/2027

MATA KULIAH: SISTEM DIGITAL (TIF-1106)

PROGRAM STUDI S1 TEKNIK INFORMATIKA — FAKULTAS TEKNIK

Waktu: 100 Menit — Sifat: Buku Tertutup (*Closed Book*) — Bobot Evaluasi: 20%

Nama Mahasiswa : NIM :
Dosen Pengampu : Tim Dosen Sistem Komputer Tanda Tangan :

SOAL 1: ANALISIS RANGKAIAN SEKENSIAL & FLIP-FLOP (BOBOT 25% — CPMK-3)

Diberikan sebuah sirkuit sekensial yang tersusun atas dua ****JK Flip-Flop**** (FF_A dan FF_B) dengan masukan kontrol X . Persamaan masukan J_A, K_A, J_B, K_B didefinisikan sebagai berikut:

$$J_A = X \cdot Q_B, \quad K_A = \overline{X}, \quad J_B = X, \quad K_B = Q_A$$

- 1.a. Turunkan persamaan keadaan selanjutnya (**Next State Equations**) $Q_A(t+1)$ dan $Q_B(t+1)$! **(Bobot 12%)**
- 1.b. Susunlah **State Transition Table** lengkap untuk seluruh kombinasi keadaan saat ini ($Q_A Q_B$) dan masukan X ! **(Bobot 13%)**

SOAL 2: PERANCANGAN MODULO-N SYNCHRONOUS COUNTER (BOBOT 25% — CPMK-4)

Rancanglah sebuah ****Synchronous Modulo-6 Up-Counter**** yang mencacah secara siklis urutan biner: $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 0$ menggunakan ****D Flip-Flop****.

- 2.a. Susunlah tabel transisi keadaan dan excitation table untuk D_2, D_1, D_0 dengan memanfaatkan kondisi **Don't Care** untuk keadaan yang tidak digunakan (6 dan 7)! **(Bobot 12%)**
- 2.b. Turunkan persamaan K-Map ter-simplikasi untuk masukan D_2, D_1, D_0 ! **(Bobot 13%)**

SOAL 3: PERANCANGAN FINITE STATE MACHINE / FSM (BOBOT 30% — CPMK-4)

Rancanglah sebuah sirkuit ****Sequence Detector**** berbasis FSM model ****Mealy**** yang menerima aliran bit serial X dan menghasilkan luaran $Z = 1$ setiap kali terdeteksi pola urutan bit '101' (dengan pencakupan tumpang-tindih / **overlapping detection**).

- 3.a. Gambarkan **State Diagram** FSM model Mealy lengkap dengan kondisi transisi X/Z ! **(Bobot 15%)**
- 3.b. Lakukan **State Assignment** dan turunkan persamaan masukan Flip-Flop serta persamaan luaran Z ! **(Bobot 15%)**

SOAL 4: ARSITEKTUR MEMORI & PROGRAMMABLE LOGIC (BOBOT 20% — CPMK-5)

- 4.a. Sebuah chip memori SRAM memiliki 16 jalur alamat ($A_{15}..A_0$) dan 8 jalur data ($D_7..D_0$). Hitunglah kapasitas total memori tersebut dalam KiloByte (KB)! **(Bobot 10%)**
- 4.b. Bandingkan perbedaan arsitektur internal matriks AND dan matriks OR pada ****PLA (Programmable Logic Array)**** dan ****PAL (Programmable Array Logic)****! **(Bobot 10%)**

KUNCI JAWABAN & RUBRIK SOLUSI UAS

SOLUSI SOAL 1

- **1.a.** Menggunakan persamaan karakteristik JK Flip-Flop $Q_{next} = J\overline{Q} + \overline{K}Q$:

$$Q_A(t+1) = (X \cdot Q_B)\overline{Q_A} + \overline{X}Q_A = XQ_B\overline{Q_A} + XQ_A = \mathbf{X}(Q_A + Q_B\overline{Q_A}) = \mathbf{X}(Q_A + Q_B)$$

$$Q_B(t+1) = X\overline{Q_B} + \overline{Q_A}Q_B = \mathbf{X} \oplus Q_B \quad (\text{apabila } Q_A = 0)$$

SOLUSI SOAL 2

- **2.b.** Hasil penyederhanaan K-Map untuk masukan D Flip-Flop (D_2, D_1, D_0):

$$D_0 = \overline{Q_0}$$

$$D_1 = Q_1 \oplus Q_0 = Q_1\overline{Q_0} + \overline{Q_1}Q_0 \quad (\text{jika } Q_2 = 0)$$

$$D_2 = Q_2\overline{Q_0} + Q_1Q_0$$

SOLUSI SOAL 3

- **3.a.** State Diagram Mealy memiliki 3 keadaan: S_0 (Reset), S_1 (Terdeteksi '1'), S_2 (Terdeteksi '10'). Transisi: Dari S_2 jika $X = 1 \rightarrow$ pindah ke S_1 dengan luaran $Z = 1$ (Overlapping).
- **3.b.** Persamaan Luaran Mealy: $Z = Q_1\overline{Q_0}X$.

SOLUSI SOAL 4

- **4.a.** Jumlah lokasi memori $= 2^{16} = 65,536$ lokasi. Karena lebar data 8 bit (1 Byte), kapasitas total $= 65,536$ Bytes = **64 KB**.
- **4.b.** ****PLA****: Matriks AND terprogram + Matriks OR terprogram (fleksibel tinggi). ****PAL****: Matriks AND terprogram + Matriks OR tetap (kecepatan perpindahan sinyal lebih tinggi).