

Modul Pembelajaran Minggu 11:

Elemen Penyimpan Sekensial: Latch & Flip-Flop

Tim Dosen S1 Teknik Informatika

Capaian Pembelajaran

Sub-CPMK 3: Mampu menganalisis elemen penyimpan logika sekensial (SR, D, JK, T Latch & Flip-Flop) dan analisis pewaktuan (Timing Diagram).

1 Sirkuit Kombinasional vs Sekensial

Sistem digital dibagi menjadi dua kategori utama: rangkaian kombinasional dan rangkaian sekensial. Pada rangkaian kombinasional, keluaran pada waktu tertentu murni bergantung pada masukan pada waktu yang sama. Sebaliknya, rangkaian sekensial memiliki jalur umpan balik (feedback), sehingga keluaran bergantung pada masukan saat ini dan status sebelumnya (state).


Karakteristik Persamaan

Karakteristik rangkaian memori sering ditulis sebagai $Q(t+1)$, yaitu state berikutnya (next state), bergantung pada $Q(t)$ (state saat ini) dan masukan.

2 Latch Dasar

2.1 SR Latch (Set-Reset)

Latch paling sederhana adalah SR Latch, yang dapat dibangun menggunakan dua gerbang NOR yang bersilang atau dua gerbang NAND.



Kondisi Terlarang SR Latch

Jika $S=1$ dan $R=1$ diberikan bersamaan pada SR Latch berbasis NOR, maka keluaran Q dan $\bar{Q}$ keduanya menjadi 0. Hal ini melanggar prinsip komplementer dan dapat menyebabkan metastabilitas bila dikembalikan ke 0,0.

3 Flip-Flop Berpicu Tepi (Edge-Triggered)

Untuk menghindari masalah transparansi Latch (di mana output mengikuti input selama sinyal clock tinggi), Flip-Flop dirancang hanya bereaksi pada transisi sinyal clock (Positif atau Negatif).

3.1 D Flip-Flop

Persamaan Karakteristik: $Q(t+1) = D$. Merekam data D saat terjadi transisi tepi.

3.2 JK Flip-Flop

Mengatasi masalah $S=1, R=1$ dengan menjadikan kondisi $J=1, K=1$ sebagai fungsi "Toggle" (membalik status). Persamaan Karakteristik: $Q(t+1) = \overline{J}\overline{Q}(t) + \overline{K}Q(t)$

3.3 T Flip-Flop

Dibuat dengan menggabungkan input J dan K. Sangat berguna sebagai pembagi frekuensi (frequency divider). Persamaan: $Q(t+1) = T \oplus Q(t)$

4 Tabel Eksitasi

Tabel eksitasi menunjukkan masukan yang diperlukan untuk berpindah dari satu status $Q(t)$ ke status berikutnya $Q(t+1)$.

Q(t)	Q(t+1)	S	R	J	K	D
0	0	0	x	0	x	0
0	1	1	0	1	x	1
1	0	0	1	x	1	0
1	1	x	0	x	0	1

5 Parameter Pewaktuan Kritis

Agar flip-flop bekerja stabil, beberapa batasan waktu harus dipenuhi:

- **Setup Time (t_{su}):** Waktu di mana data harus stabil sebelum tepi clock datang.
- **Hold Time (t_h):** Waktu di mana data harus tetap stabil setelah tepi clock berlalu.
- **Propagation Delay (t_{pd}):** Waktu tunda sejak clock terpicu hingga Q berubah secara valid.

6 Latihan (C1-C6)

1. [C1] Jelaskan perbedaan utama antara Latch dan Flip-Flop berpicu tepi!
2. [C2] Mengapa kondisi $S=1, R=1$ disebut terlarang pada SR Latch (NOR)?
3. [C3] Diberikan sebuah sinyal clock 1 MHz yang dimasukkan ke T Flip-Flop ($T=1$). Berapa frekuensi sinyal pada pin Q?
4. [C4] Analisislah persamaan karakteristik JK Flip-Flop dan buktikan dengan Aljabar Boolean bahwa Q membalik (toggle) jika $J=1$ dan $K=1$.
5. [C5] Rancanglah D Flip-Flop dengan menggunakan JK Flip-Flop!
6. [C6] Evaluasi penyebab metastabilitas pada Flip-Flop dalam konteks pelanggaran setup time dan hold time.