

Sistem Digital (TIF-1106)

Pertemuan 11: Elemen Penyimpan Sekensial (Latch & Flip-Flop)

Tim Dosen

S1 Teknik Informatika
Universitas Bengkulu


Capaian Pembelajaran

Sub-CPMK 3:

Mampu menganalisis elemen penyimpan logika sekensial (SR, D, JK, T Latch & Flip-Flop) dan analisis pewaktuan (Timing Diagram).

Sirkuit Kombinasional vs Sekensial


- ▶ **Sirkuit Kombinasional:** Output hanya bergantung pada input saat ini. (Contoh: Adder, Multiplexer)
- ▶ **Sirkuit Sekensial:** Output bergantung pada input saat ini *dan* keadaan sebelumnya (memori).
- ▶ Menggunakan elemen memori dan umpan balik (feedback).



SR Latch (Set-Reset)

- Dibangun menggunakan 2 gerbang NOR bersilang atau 2 gerbang NAND bersilang.
- Memiliki state SET ($Q=1$) dan RESET ($Q=0$).

SR Latch (NOR)



Kondisi Terlarang

Jika $S=1$ dan $R=1$ pada NOR Latch, maka $Q=0$ dan $\overline{Q}=0$. Ini menyalahi definisi komplement dan menyebabkan *metastabil* saat kembali ke 0,0.

Gated SR Latch & Gated D Latch

- ▶ Ditambahkan sinyal *Enable* (atau Clock) agar perubahan state terkendali.
- ▶ **Masalah Transparansi:** Selama $Enable=1$, output akan terus mengikuti perubahan input, yang dapat menyebabkan cacat pada logika sistem yang lebih kompleks (Race Condition).

Gated D Latch

Menyatukan input S dan R menjadi D (Data) dengan inverter, menghindari $S=1, R=1$.


Deteksi Sisi Sinyal Clock (Edge-Triggered)

- ▶ Untuk mengatasi transparansi, digunakan *Edge-Triggered Flip-Flop*.
- ▶ Output hanya berubah pada saat transisi sisi sinyal Clock.
- ▶ **Positive-Edge:** Berubah saat clock naik ($0 \rightarrow 1$).
- ▶ **Negative-Edge:** Berubah saat clock turun ($1 \rightarrow 0$).



Edge-Triggered D Flip-Flop

- ▶ Merekam nilai D pada saat transisi clock.
- ▶ Karakteristik: $Q(t + 1) = D$



JK Flip-Flop

- ▶ Memecahkan masalah kondisi terlarang SR Latch.
- ▶ Jika $J=1$ dan $K=1$, FF akan **Toggle** (membalik nilai Q sebelumnya).
- ▶ Persamaan Karakteristik: $Q(t+1) = J\bar{Q} + \bar{K}Q$

J	K	Q(t+1)	Mode
0	0	Q(t)	Hold
0	1	0	Reset
1	0	1	Set
1	1	$\overline{Q(t)}$	Toggle

T Flip-Flop (Toggle) & Frequency Divider

- ▶ Flip-flop JK dengan input J dan K disatukan menjadi T.
- ▶ Berguna sebagai **Frequency Divider** (pembagi frekuensi). Jika $T=1$, frekuensi clock dibagi 2.



Arsitektur Master-Slave

- ▶ Terdiri dari dua Gated Latch seri (Master dan Slave).
- ▶ Mencegah race condition dengan memastikan output berubah hanya saat satu fasa clock selesai.
- ▶ Master aktif pada Clock tinggi, Slave aktif pada Clock rendah.

Parameter Pewaktuan (Timing Parameters)

- ▶ **Setup Time (t_{su}):** Waktu minimum input data harus stabil *sebelum* edge clock.
- ▶ **Hold Time (t_h):** Waktu minimum input data harus stabil *setelah* edge clock.
- ▶ **Propagation Delay (t_{pd}):** Waktu tunggu hingga output Q merespon sinyal clock.

Jika data berubah dalam area setup/hold, terjadi **Metastability**.

IC Komersial

- ▶ **IC 7474:** Dual D-type Positive-Edge-Triggered Flip-Flop (dengan asynchronous Preset/Clear).
- ▶ **IC 7476:** Dual JK-type Negative-Edge-Triggered Flip-Flop.

Rangkuman

- ▶ Rangkaian sekensial memiliki state (memori), sedangkan kombinasional tidak.
- ▶ Latch transparan terhadap input (level-sensitive), FF peka terhadap transisi (edge-triggered).
- ▶ JK FF mengeliminasi masalah input terlarang SR FF, dan T FF berguna sebagai pembagi frekuensi.
- ▶ Kepatuhan terhadap setup dan hold time penting untuk keandalan sirkuit.