

Panduan Praktikum Logika Digital Minggu 11: Karakteristik & Analisis Pewaktuan Flip-Flop di Logisim

Logisim Evolution

Alokasi Waktu: 150 Menit

Tujuan Praktikum

1. Membangun memori dasar SR Latch menggunakan gerbang NOR/NAND.
2. Mensimulasikan dan menganalisis perilaku Gated D-Latch dan Edge-Triggered D-FF.
3. Menggunakan fitur Chronogram / Timing Diagram di Logisim Evolution untuk mengamati Setup/Hold Time.
4. Membangun rangkaian pembagi frekuensi (frequency divider) menggunakan T-FF.

1 Modul 1: Merakit Latch Dasar (30 Menit)

Langkah 1: SR Latch NOR

1. Buka Logisim Evolution. Taruh dua buah gerbang NOR 2-input.
2. Buat sambungan *feedback* bersilang: Output NOR-1 ke Input 1 NOR-2, dan Output NOR-2 ke Input 2 NOR-1.
3. Tambahkan pin Input (S dan R) dan pin Output (Q dan $\overline{Q}$).
4. Cobalah variasikan nilai S dan R (00, 01, 10). Apa yang terjadi?
5. **Analisis:** Cobalah set S=1 dan R=1 bersamaan. Amati output. Kembalikan ke S=0, R=0 secara bersamaan. Catat *error state* yang terjadi (berwarna merah di Logisim).

2 Modul 2: Edge-Triggered vs Level-Sensitive (45 Menit)

Langkah 2: D-Latch vs D Flip-Flop

1. Gunakan komponen bawaan Logisim: 'Memory' → 'D Latch' dan 'D Flip-Flop'.
2. Hubungkan satu Pin Input Data ke masukan D pada kedua komponen.
3. Hubungkan Pin Clock/Enable ke masing-masing komponen. Untuk FF, aktifkan komponen *Clock* dari toolbar.
4. Mainkan nilai D sambil menghidup-matikan Clock/Enable.
5. **Analisis:** Buktikan secara visual bahwa D Latch bereaksi transparan selama sinyal Enable tinggi, sedangkan D-FF hanya mencuplik data persis pada saat Clock berubah naik (0 ke 1).

3 Modul 3: Chronogram & Timing Diagram (45 Menit)

Langkah 3: Simulasi Pewaktuan Logisim

1. Buka menu **Simulate** → **Chronogram**.
2. Tambahkan sinyal Clock, sinyal Data (D), dan Output (Q) ke panel Chronogram.
3. Jalankan simulasi **Ticks** otomatis.
4. Buat skenario di mana nilai D berubah sesaat sebelum tepi clock naik, dan skenario lain saat D berubah bersamaan dengan tepi clock naik.
5. **Laporan:** Amati dan laporkan keterlambatan sinyal (Propagation Delay) yang terlihat di dalam Timing Diagram.

4 Modul 4: Frequency Divider (30 Menit)

Langkah 4: Cascading T Flip-Flop

1. Ambil komponen **T Flip-Flop**. Set input T ke Konstanta '1'.
2. Rangkai 3 buah T Flip-Flop secara seri: Output Q dari FF pertama menjadi input Clock untuk FF kedua, dst.
3. Berikan *Clock* utama pada T-FF pertama dengan frekuensi 8 Hz (atur di menu **Simulate** → **Tick Frequency**).
4. Hubungkan LED ke masing-masing Q.
5. Amati kedipan LED. Hitung rasio pembagian frekuensi.

Format Laporan Praktikum

Kumpulkan file `.circ` hasil Logisim dan dokumen *screenshot* Chronogram beserta jawaban dari poin **Analisis** setiap Modul.