

Problem Set Minggu 11: Sekensial Dasar

Tingkat Pemahaman Dasar (C1 - C2)

Soal 1 [C1] Jelaskan perbedaan mendasar antara Rangkaian Kombinasional dan Rangkaian Sekensial dari segi struktur sirkuit dan keluarannya.

Soal 2 [C2] Gambarkan skema rangkaian penyusun SR Latch menggunakan dua gerbang NAND yang bersilang, lalu tentukan tabel kebenarannya. Jelaskan keadaan terlarangnya!

Tingkat Menengah (C3 - C4)

Soal 3 [C3] Gambarkan bentuk sinyal keluaran Q dari sebuah JK Flip-Flop (Negative Edge-Triggered) apabila diketahui bentuk sinyal masukan J dan K berubah secara asinkron terhadap clock. (Asumsikan frekuensi clock 10 kHz dan inisial $Q = 0$, state toggle aktif beberapa kali).

Soal 4 [C4] Bandingkan masalah transmisi data pada Gated D-Latch (Level-Sensitive) dan D Flip-Flop (Edge-Triggered). Tunjukkan skenario di mana Gated Latch akan mengalami kegagalan fungsi (Race Condition) jika dirangkai menjadi shift register seri.

Tingkat Lanjut (C5 - C6)

Soal 5 [C5] Sebuah sistem memerlukan pembagian frekuensi dari master clock 8 MHz menjadi 1 MHz. Rancanglah sirkuit pembagi frekuensi (frequency divider) tersebut menggunakan beberapa T Flip-Flop (T-FF). Berapa jumlah T-FF yang dibutuhkan? Gambarkan diagram logikanya!

Soal 6 [C5] Misalkan sebuah Positive Edge-Triggered D-FF memiliki Setup Time ($t_{su} = 3$ ns) dan Hold Time ($t_h = 2$ ns). Sinyal data (D) berubah statusnya dari 0 ke 1 pada tepat 1 ns sebelum sisi naik (rising edge) dari clock, lalu bertahan selama 2.5 ns. Evaluasilah apakah perubahan data tersebut berhasil ditangkap dengan benar oleh FF. Apa yang mungkin terjadi secara fisik?

Soal 7 [C6] Gunakan pengetahuan mengenai tabel eksitasi untuk merancang sebuah SR Flip-Flop menggunakan D Flip-Flop murni dan gerbang logika kombinasional tambahan. Tuliskan persamaan masukannya ($D = f(S, R, Q)$) dan buktikan dengan Aljabar Boolean bahwa rancangan tersebut memenuhi fungsi Set-Reset (jangan lupa kondisi tak peduli/terlarang $SR=1$).