

LKM Minggu 11: Latch & Flip-Flop

Nama Anggota Kelompok:

1.
2.

Soal 1 [C1: Mengingat] Sebutkan definisi dari *Setup Time* (t_{su}) dan *Hold Time* (t_h) pada memori Flip-Flop!

Soal 2 [C2: Memahami] Berdasarkan tabel kebenaran JK Flip-Flop, jelaskan apa yang terjadi pada keluaran $Q(t+1)$ ketika masukan $J=1$, $K=1$, dan diberikan pulsa clock! Mengapa hal ini menyelesaikan kelemahan SR Latch?

Soal 3 [C3: Menerapkan] Gambarkan gelombang keluaran (Timing Diagram) Q dari sebuah D Flip-Flop yang dipicu oleh tepi positif (*positive edge-triggered*) untuk 4 siklus clock, jika nilai D beralih dari $0 \rightarrow 1$ di tengah siklus clock pertama, dan $1 \rightarrow 0$ di tengah siklus clock ketiga! Asumsikan nilai awal $Q = 0$.

Soal 4 [C4: Menganalisis] Terdapat fenomena *Race Condition* pada Gated SR Latch ketika $\text{Enable}=1$ (transparan). Analisis secara logis mengapa penambahan sistem *Master-Slave* menyelesaikan masalah *Race Condition* tersebut.

Soal 5 [C5: Mengevaluasi] Sebuah sistem pembagi frekuensi (*frequency divider*) dibuat dengan merangkai dua buah T Flip-Flop secara berurutan, di mana keluaran Q dari T-FF pertama menjadi sinyal clock untuk T-FF kedua. Jika clock utama memiliki frekuensi 100 MHz dan semua nilai T di-set = 1, evaluasilah frekuensi akhir dari keluaran Q T-FF kedua!

Soal 6 [C6: Mencipta] Rancanglah sebuah rangkaian konverter dari JK Flip-Flop menjadi T Flip-Flop. Buktikan hasil rancangan Anda menggunakan persamaan karakteristik dan tabel kebenaran!