

Sistem Operasi (INF-201)

Pertemuan 7: Manajemen Memori Utama & Paging

Tim Dosen Sistem Operasi

Program Studi Informatika – Universitas Bengkulu

Semester Ganjil 2026/2027

Capaian Pembelajaran (Sub-CPMK 7)

- Mahasiswa mampu menjelaskan hirarki memori dan translasi Alamat Logis ke Alamat Fisik.
- Mahasiswa memahami mekanisme Paging, Page Table Entry (PTE), dan Translation Lookaside Buffer (TLB).
- Mahasiswa mampu menghitung struktur Multi-level Paging pada arsitektur 64-bit.

Struktur Alamat Logis

Alamat memori dibagi menjadi 2 bagian utama:

- ****Page Number (p)****: Indeks pada Page Table.
- ****Page Offset (d)****: Pergeseran alamat di dalam page/frame.

Ukuran Page = 2^m bytes $\implies d$ berukuran m bits

Alamat Fisik = $(f \times 2^m) + d$ di mana f = Frame Number

Hardware Accelerator: TLB (Translation Lookaside Buffer)

- **TLB**: Memori asosiatif berkecepatan sangat tinggi di CPU untuk menyimpan *cache* translasi $p \rightarrow f$.
- **Effective Access Time (EAT)**:

$$\text{EAT} = \alpha \times (\epsilon + t_m) + (1 - \alpha) \times (\epsilon + 2 \cdot t_m)$$

di mana:

- α = TLB Hit Ratio.
- ϵ = Waktu pencarian TLB.
- t_m = Waktu akses memori utama (RAM).

Ringkasan & Persiapan UTS

- Paging memisahkan ruang alamat logis proses dari ruang alamat fisik memori utama (RAM).
- Pelajari seluruh materi Minggu 1–7 untuk menghadapi UTS minggu depan!