TEMA 4: Sistemas Secuenciales

<u>Índice</u>:

- 1. Circuitos Secuenciales. Definición
- 2. Biestables
 - Biestables RS, D, JK, T
- 3. Registros y Contadores
 - Registros de Desplazamiento y Almacenamiento
 - Contadores Asíncronos
- 3. Diseño de Sistemas Secuenciales Síncronos
 - Modelos de Moore y Mealy
 - Análisis y Síntesis


TEMA 4: Sistemas Secuenciales

Bibliografía:

- □ T.L.Floyd. <u>Fundamentos de Sistemas Digitales</u>.
 - o Cap. 8: Flip-Flops y Dispositivos Relacionados
 - o Cap. 9: Contadores
 - o Cap. 10: Registros de Desplazamiento
- C.Blanco. <u>Fundamentos de Electrónica Digital</u>.
 - Cap. 6: Registros
 - Cap. 7: Contadores
- Victor P. Nelson. <u>Análisis y diseño de circuitos lógicos digitales</u>.
 - Cap. 8: Análisis y síntesis de circuitos secuenciales síncronos.
- Kennet J. Breeding. <u>Digital design fundamentals</u>.
 - Cap. 5: Sequential Circuits.

1. Definición de Sistema Secuencial.

Los sistemas secuenciales son aquellos cuya salida en un instante dado depende, no sólo de las entradas al sistema en ese instante, sino también de la evolución o historia anterior de las mismas, es decir de la secuencia de entradas a la que ha estado sometido.



Si suprimimos los circuitos combinacionales de entrada y salida nos queda un circuito compuesto solamente por el elemento de memoria.

2.1 Biestables. Definición y Clasificación

Los biestables (flip-flops o básculas) son circuitos lógicos, con dos estados estables, capaces de permanecer indefinidamente en cualquiera de ellos, aun después de desaparecer la señal de entrada que provocó el paso al estado alcanzado. Por tanto, son circuitos capaces de almacenar un bit.

Su principal característica, y que hace que pueda tener este comportamiento, es la **realimentación**.

Clasificación

Por su modo de funcionamiento hablaremos de:

- Biestable RS
- Biestable JK
- Biestable D
- Biestable T

Por su modo de activación hablaremos de:

•Biestables Asíncronos (no existe señal de reloj)

•Biestables Síncronos (con señal de reloj)

$$\left\{egin{array}{l} {
m Por Nivel} {
m Alto} \\ {
m Bajo} \end{array}
ight.$$
 $\left\{egin{array}{l} {
m Por Flanco} {
m Subida} \\ {
m De Bajada} \end{array}
ight.$


2.2.1 Biestable RS. Biestable RS Asíncrono

Posee dos entradas, llamadas \mathbf{R} (Reset) y \mathbf{S} (Set), y dos salidas complementarias, que denominaremos Q y \overline{Q} . Su modo de funcionamiento queda definido por la siguiente tabla de verdad:


R	S	Q(t)	Q(t+1)
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	No permitida
1	1	1	No permitida

Tabla Resumen:


R S	Q(t+1)
0 0	Q(t)
0 1	1
1 0	0
1 1	_



Alternativamente podemos construirlo con puertas NAND, si bien deberemos tener presente que sus entradas serán negadas




En cualquier caso, para utilizarlo emplearemos su bloque funcional, que siempre responde a la tabla de verdad original.




Los diagramas temporales (Cronogramas) nos muestran la evolución de las salidas conforme van cambiando lo datos de entrada

En un biestable RS Asíncrono con Puertas NOR:



Para un biestable RS Asíncrono con Puertas NAND:





2.2.2 Biestable RS. Biestable RS Síncrono

En un biestable síncrono la salida solamente puede cambiar de estado cuando se produzca el valor o cambio adecuado en la entrada de disparo, que denominaremos de *reloj* (Clk).


En un biestable activo por *nivel*, la entrada de reloj actúa como una entrada de habilitación.


Por nivel Alto:






Por nivel Bajo:






Un biestable activo por *flanco*, solamente puede cambiar de estado si en su entrada de reloj se produce la transición adecuada: un cambio de Nivel BAJO a nivel ALTO, si es activo por *flanco de subida* o bien un cambio de Nivel ALTO a Nivel BAJO si es activo por *flanco de bajada*.

Por flanco de subida:




Por flanco de bajada:



Detector de transiciones


Cronograma según el tipo de activación del Reloj:




2.2.3 Biestable RS. Biestable RS Síncrono con entradas Asíncronas


Las *entradas asíncronas* fuerzan la salida del biestable a un estado particular, independientemente del valor que coloquemos en las entradas S y R y de la entrada de Reloj. La activación de la entrada asíncrona *PRESET* (P) fuerza la aparición en la salida de un Nivel ALTO. La activación de la entrada *CLEAR* (C) fuerza la salida a Nivel BAJO.

Biestable RS con entradas asíncronas activas a NIVEL BAJO:





Biestable RS con entradas asíncronas activas a NIVEL ALTO:



2.3 Biestables. Biestable JK

2.3 Biestable JK.


Posee dos entradas, llamadas J y K, y dos salidas complementarias, que denominaremos Q y \overline{Q} . Su modo de funcionamiento queda definido por la siguiente tabla de verdad. Siempre son activos por flanco.

J K Q(t)	Q(t+1)
0 0 0	0
0 0 1	1
0 1 0	0
0 1 1	0
1 0 0	1
1 0 1	1
1 1 0	1
1 1 1	0
	•

Tabla Resumen:


J K	Q(t+1)	Acción
0 0	Q(t)	No cambia
0 1	0	Reset
1 0	1	Set
1 1	$\overline{Q(t)}$	Basculación

Bloque funcional:



2.3 Biestables. Biestable JK

Biestable JK Master-Slave, construido con biestables RS




2.4 Biestable D.


Posee una entrada, llamada D (Data), y dos salidas complementarias, que denominaremos Q y \bar{Q} . Su modo de funcionamiento queda definido por la siguiente tabla de verdad.

D	Q(t)	Q(t+1)
0	0	0
0	1	0
1	0	1
1	1	1

Tabla	Resumen:
Iabia	itcounicit.


D	Q(t+1)
0	0
1	1





2.4 Biestables, Biestable D

Cronograma según el tipo de activación del Reloj:



Qa - Síncrono activo por nivel alto (Latch D)

Qb - Síncrono activo por nivel bajo (Latch D)

Qc - Síncrono activo por flanco de subida

Qd - Síncrono activo por flanco de bajada

2.4 Biestable T.

Posee una entrada, llamada T (Toggle), y dos salidas complementarias, que denominaremos Q y \overline{Q} . Su modo de funcionamiento queda definido por la siguiente tabla de verdad.


Т	Q(t)	Q(t+1)
0	0	0
0	1	1
1	0	1
1	1	0

Tabla Resumen:


T	Q(t+1)
0	Q(t)
1	$\overline{Q(t)}$

Cronograma:

Bloque Funcional:



Qa - Síncrono activo por flanco de subida Qb - Síncrono activo por flanco de bajada




3. Registros y Contadores. Definición y Tipos de Registros

3.1 Registros. Definición. Tipos


Un registro es un grupo de biestables interconectados entre si. Los clasificamos, según su función, en registros de almacenamiento y registros de desplazamiento.

La finalidad de un *registro de almacenamiento* es la de mantener temporalmente la información para que pueda ser tratada. Todos los biestables que lo componen comparten la misma señal de reloj.




3. Registros y Contadores. Definición y Tipos de Registros

Un *registro de desplazamiento* nos permitirá almacenar y mover la información entre las etapas que lo componen de una forma preestablecida y con una finalidad específica. Así, hablaremos de registros de desplazamiento con entrada y salida serie, con entrada serie y salida paralelo y de entrada paralelo y salida serie.



Registro de desplazamiento con entrada y salida serie

Registro de desplazamiento con entrada serie y salida paralelo



3. Registros y Contadores. Contadores Asíncronos

3.2.1 Contadores. Definición.

Un *contador* es un tipo de circuito secuencial que sigue una secuencia de estados preestablecida ante la aplicación de pulsos de reloj. Los dividiremos en *contadores síncronos* y *asíncronos*.


- •En un contador asíncrono las entradas de reloj de los biestables que lo forman no son comunes para todos ellos. También se denominan *contadores de rizado*.
- •En un contador síncrono solo existe una única entrada de reloj que activa simultáneamente todos los biestables que lo constituyen.

En general, construiremos un contador asíncrono de n-bits conectando en cascada la salida del biestable i (Q_i) a la entrada del reloj del siguiente (Clk_{i+1})

3. Registros y Contadores. Contadores Asíncronos

3.2.2 Contadores Asíncronos.


Una aplicación inmediata de los contadores asíncronos es su empleo como divisores de frecuencia. Con n biestables obtendremos una división de 2^{n} .



Con n biestables podremos tener hasta 2^n estados distintos. A la cantidad de estados que forman parte de la salida de un contador la denominaremos m'odulo del contador.


Para construir un contador de módulo K (con $K < 2^n$) haremos uso de las entradas asíncronas. Cuando lleguemos al valor límite, lo reiniciaremos mediante las entradas de Preset y Clear, según sea el caso.

Ejemplo: Contador de décadas (modulo 10):



4.1 Diseño de Sistemas Secuenciales.

Los circuitos cuya salida depende no solo de los valores actuales de las entradas, sino también de su evolución, se denominan circuitos lógicos secuenciales. El modelo de un circuito secuencial se suele denominar comúnmente como máquina secuencial o máquina de estados finitos (FSM, *Finite State Machine*). Definimos una maquina de estados finitos como una secuencia de eventos discretos.



$$S(t) = f_1 \Big[E(t), Q(t) \Big] \qquad Q(t + \Delta t) = f_2 \Big[E(t), Q(t) \Big]$$

4. Diseño de Sistemas Secuenciales. Introducción

Si observamos la figura anterior, podemos encontrar los siguientes elementos:


- E(t): Entradas externas
- S(t): Salidas del circuito
- Q(t): Estados. El elemento de memoria esta formado por biestables cuyas salidas constituyen las *variables de estado*.

El reloj y el circuito de inicialización (*reset*) no aparecen en la máquina de estados ni durante la fase de diseño, pero no hemos de olvidar que los cambios de estado se producen con cada flanco de reloj. Es indiferente que los biestables sean activos por flanco de subida o de bajada. El circuito de *reset* siempre es necesario para devolver el sistema a su estado inicial.

4.2.1 Diseño de Sistemas Secuenciales. Modelo de Moore

Modelo de Moore. El siguiente estado (Q), es función del estado actual, (q) y las entradas (X), mientras que la salida sólo depende del estado actual (q). Las expresiones de la salida Z y de Q serán:


$$Q = f(q,X) Z = h(q)$$



Puesto que la salida solo depende del contenido de los elementos de memoria sus cambios siempre estarán sincronizados con el reloj.


Una forma habitual de representar una Máquina de Estados Finitos es mediante un diagrama o grafo de estados. En un modelo de Moore:

- o Cada estado se representa con un **nodo.**
- Las transiciones entre estados mediante enlaces
- o Los valores de entrada que provocan las transiciones se asocian a los enlaces.
- Las salidas, puesto que solo dependen del estado, se colocan en los nodos.



4.2.2 Diseño de Sistemas Secuenciales. Modelo de Mealy


Modelo de Mealy. El siguiente estado (Q) y la salida (Z) son función del estado actual (q) y las entradas (X). Las expresiones de la salida Z y de Q serán:



Puesto que la salida depende del contenido de los elementos de memoria y de la entrada externa puede cambiar cuando lo haga ésta y también con los flancos de reloj.

En el grafo de un Modelo de Mealy:

- Cada estado se representa con un nodo.
- Las transiciones entre estados mediante enlaces
- Los valores de entrada que provocan las transiciones se asocian a los enlaces.
- Las salidas, puesto que solo dependen de la entrada, se colocan en los enlaces.



4. Diseño de Sistemas Secuenciales. Análisis


4.3 Diseño de Sistemas Secuenciales. Análisis

En general, el análisis de un circuito digital consiste en obtener las ecuaciones lógicas y/o tablas que caracterizan su comportamiento. En particular, en un circuito secuencial deberemos obtener las ecuaciones de salida y de sus variables de estado.


Para sistematizar su estudio seguiremos los siguientes pasos.

- 1. Analizaremos el circuito, determinando el modelo que lo caracteriza
- 2. Obtendremos las ecuaciones de excitación de los biestables y de la salida.
- 3. Construiremos las tablas de excitación de los biestables
- 4. Obtendremos la tabla de transición de estados en su forma codificada y salida
- 5. Transformaremos la tabla de transición de estados en simbólica.
- 6. Dibujaremos un diagrama (grafo) de estados con las salidas asociadas.

4.3.1 Diseño de Sistemas Secuenciales. Análisis



1. Determinación del Modelo



Un cambio en la entrada puede modificar la salida: Se trata de un modelo de Mealy

2. Obtención de las ecuaciones de excitación de los biestables y de salida.

$$D_{1} = \overline{q}_{0} \oplus x = q_{0}x + \overline{q}_{0}\overline{x}$$


$$D_{0} = q_{1}\overline{q}_{0} + \overline{q}_{1}q_{0} + \overline{x}$$

$$Z = q_{1}\overline{q}_{0} + \overline{q}_{1}q_{0}\overline{x} + \overline{q}_{0}x$$

representando estas ecuaciones en forma de tabla, el comportamiento del sistema queda más claro:

3. Obtención de las tablas de excitación de los biestables y de salida.

Salidas de los biestables (variables de estado):
Definen el estado actual




Entradas a los biestables en el estado actual y para valor de x especificado

Salida del circuito para el estado actual y para valor de x especificado

4. Obtención de las tablas de transición de estados y salida.

En un biestable D tenemos que Q(t+1) = D y, por tanto, coincidirá con la anterior.



5. Obtención de las tablas de transición de estados simbólica.

Reemplazaremos los valores específicos de las variables de estado por etiquetas. Por ejemplo, sustituimos los valores de (q_1,q_2) :

$$(00)$$
=A, (01) =B, (11) =C y (10) =D


4. Diseño de Sistemas Secuenciales. Análisis: Modelo de Mealy

Tabla de transición de estados simbólica:

	x=0	x=1
Α	C,0	A,1
В	B,1	C,0
С	B,0	D,0
D	C,1	B,1


6. Dibujar el diagrama de estados.

Es alternativo a la tabla y nos proporciona la misma información.



4. Diseño de Sistemas Secuenciales. Análisis: Modelo de Moore

4.3.2 Diseño de Sistemas Secuenciales. Análisis



2. Obtención de las ecuaciones de excitación de los biestables y de salida.

$$J_0 = q_1 \oplus x = \overline{q}_1 x + q_1 \overline{x}$$

$$K_0 = \overline{x}$$

$$J_1 = q_0$$

$$K_1 = \overline{q}_0 + x$$

$$Z_1 = q_0$$

$$Z_0 = q_1 q_0$$


3. Obtención de las tablas de excitación de los biestables

q_1,q_0	(0	1
00	01	01
01	10	11
11	10	11
10	01	01
'		J ₁ K ₁

$$q_1,q_0 \times 0 \quad 1$$
00 01 10
01 01 10
11 11 00
10 11 00
 J_0K_0

4. Diseño de Sistemas Secuenciales. Análisis: Modelo de Moore

4. Obtención de las tablas de transición de estados y salida.




4. Diseño de Sistemas Secuenciales. Análisis: Modelo de Moore

5. Obtención de las tablas de transición de estados simbólica.

Haciendo la asignación (00)=A, (01)=B, (11)=C y (10)=D, la tabla queda:

	x=0	x=1	Z_1Z_0
A	Α	В	00
В	О	O	10
C	О	В	11
D	В	Α	00
,	Est.	siguie	nte

6. Dibujar el diagrama de estados.




4. Diseño de Sistemas Secuenciales. Análisis: Comparación Moore/Mealy

4.4 Comparación entre modelos

- Todos los circuitos secuenciales síncronos pueden implementarse siguiendo tanto un modelo de Moore como de Mealy
- Menor complejidad del circuito cuando se resuelve mediante un modelo de Mealy
- En los autómatas de Mealy las modificaciones en las entradas provocan cambios en la salida en el momento en el que se producen
- En los autómatas de Moore las salidas solamente cambian cuando se produce un flanco de reloj y cambia el estado
- Solamente utilizaremos un modelo de Mealy:
 - cuando los cambios en las entradas del circuito estén sincronizados con la señal de reloj
 - cuando los cambios en otros momentos no afecten negativamente al funcionamiento del sistema global


4. Diseño de Sistemas Secuenciales. Análisis: Comparación Moore/Mealy

En el un modelo de Moore las salidas solo puede cambiar cuando lo hagan las variables de estado:



4. Diseño de Sistemas Secuenciales. Análisis: Comparación Moore/Mealy

En el un modelo de Mealy las salidas pueden cambiar cuando lo hagan las entradas externas y las variables de estado:



4.5 Síntesis de sistemas secuenciales síncronos


La síntesis de circuitos secuenciales síncronos consistirá en obtener el circuito partiendo de las especificaciones del sistema a diseñar. Por tanto, seguiremos el proceso inverso al realizado en el análisis y constará de los siguientes pasos:

- Paso 1. Leer las especificaciones del problema y entender cual debe ser el comportamiento del sistema a diseñar.
- **Paso 2**. Obtener una representación abstracta de la máquina de estados finitos: dibujar el grafo de estados y la tabla de transición de estados simbólica asociada.
- Paso 3. Realizar la minimización de estados.
- **Paso 4**. Asignar una codificación a cada estado para obtener una tabla de transición de estados y de salida.
- **Paso 5**. Elegir un tipo de biestable y obtener las tablas de excitación a partir de las tablas de transición de estado.
- **Paso 6**. Obtener las ecuaciones de entrada de los biestables y las ecuaciones de salida del circuito de estas tablas.
- Paso 7. Implementar el circuito.

Ejemplo 1: Modelo de Mealy

Se desea diseñar un circuito secuencial dotado de una entrada, *Y*, y una salida, *Z*, de forma que *Z* valdrá 1 cuando las cuatro últimas llegadas por la línea *Y* se correspondan con la secuencia 1011. El solapamiento de secuencias está permitido, de forma si por *Y* llega 1011011 se producirá la salida 0001001.

1. Dibujamos el grafo de estado:




Transformamos el grafo en tabla de estados simbólica. Puesto que tenemos 4 estados, necesitaremos 2 variables para su codificación. Arbitrariamente asignamos la codificación A=00; B= 01; C=11; D=10, y obtenemos la tabla de estados codificada:

	Y=0	Y=1	
Α	A,0	В,0	
В	C ,0	B,0	
С	A,0	D,0	
D	C,0	B,1	
•	Esta	ıdo Sigui	ente, Salida

q_1,q_0	0	1
q_1, q_0 A=00	00,0	01,0
B=01	11,0	01,0
C=11	00,0	10,0
D=10	11,0	01,1
-		Q_1Q_0,Z

Implementación con biestables D:

Partiendo de la tabla de estados codificada, obtenemos las tablas de excitación de los biestables y las simplificamos para obtener sus ecuaciones de excitación. Finalmente obtenemos la ecuación de salida.



q_1,q_0	0	1
q_1,q_0 00	0	0
01	1	0
11	0	1
10	1	0
_		D


q_{1}, q_{0}	0	1	
q_1,q_0	0	1	
01	1	1	
11	0	0	
10	1	1	
		$\overline{\mathrm{D}}_{0}$)

$$D_{1} = \overline{Y} \overline{q}_{1}q_{0} + \overline{Y} q_{1}\overline{q}_{0} + Yq_{1}q_{0} = \overline{Y}(q_{1} \oplus q_{0}) + Yq_{1}q_{0}$$


$$D_{0} = \overline{q}_{1}q_{0} + Y\overline{q}_{1} + q_{1}\overline{q}_{0} = Y\overline{q}_{1} + (q_{1} \oplus q_{0})$$

$$Z = Yq_{1}\overline{q}_{0}$$

Y el circuito resultante:



Implementación con biestables JK:



Q(t)	Q(t+1)	J K
0	0	0 X
0	1	1 X
1	0	X 1
1	1	X 0

q_{1},q_{0}	0	1
q_1, q_0	0	0
01	1	0
11	X	X
10	X	X
		J_1
_	_	<i>J</i> 1
q_1,q_0	Y 0	1
q_1,q_0	Y 0	1 1
q_1, q_0 00 01	0 X	1
	0 X X	1 1 X X
01	X	1 1 X

q_1,q_0	d 0	1
00	X	X
01	X	X
11	1	0
10	0	1
_	_	K_1
q_1,q_0	<u> 0</u>	1
q_1,q_0	X	X
01	0	0
11	1	1
10	X	X
		K_0

Que nos proporcionan las ecuaciones:

$$J_1 = \overline{Y}q_0$$


$$J_0 = q_1 + Y$$

$$K_1 = \overline{Y}q_0 + Y\overline{q}_0 = Y \oplus q_0$$

$$K_{\scriptscriptstyle 0} = q_{\scriptscriptstyle 1}$$

$$Z = q_1 \overline{q}_0 Y$$

Y el circuito resultante:



Implementación con biestables T:

$$\begin{array}{c|ccccc} q_1, q_0 & Y & 0 & 1 \\ \hline 00 & 00, 0 & 01, 0 \\ 01 & 11, 0 & 01, 0 \\ 11 & 00, 0 & 10, 0 \\ 10 & 11, 0 & 01, 1 \\ \hline & Q_1 Q_0, Z_1 \end{array}$$

q_1,q_0	0	1
q_1, q_0	0	0
01	1	0
11	1	0
10	0	1
		T_1


q_1,q_0	d 0	1
q_1, q_0	0	1
01	0	0
11	1	1
10	1	1
		T_0

Q(t)	Q(t+1)	Т
0	0	0
0	1	1
1	0	1
1	1	0

$$T_1 = q_0 \overline{Y} + q_1 \overline{q}_0 Y$$
$$T_0 = q_1 + \overline{q}_0 Y$$

$$Z = q_1 \overline{q}_0 Y$$

Y el circuito resultante:



Ejemplo 2: Modelo de Moore.

Se desea diseñar un circuito secuencial capaz de generar dos secuencias como las representadas en la figura. La salida se controla por medio de una entrada *e*.

Si e = 1, la secuencia salida se proporciona normalmente.

Si e = 0, la salida se mantiene en el valor que se encuentre hasta que e vuelva a 1.





Diagrama y tabla de estados simbólica asociada:



	e=0	e=1	F1F2
Α	Α	В	11
В	В	C	10
С	С	D	11
D	D	Α	00

Codificación de Estados y Obtención de la tabla de Transición de estados y salida.

Puesto que hay cuatro estados, necesitaremos dos variables para codificarlos (es decir, dos biestables), que denominaremos q_1 y q_0 . Hagamos A=00, B=01, C=10 y D=11.

q_1,q_0	0	1
A=00	00	01
B=01	01	10
D=11	11	00
C=10	10	11
·		Q_1Q_0

q_1,q_0	F1F2
00	11
01	10
11	00
10	11

Obtención de las tablas de excitación para los biestables elegidos

Ahora debemos elegir el tipo de biestable a emplear. En este caso, de tipo T.

q_1,q_0 e	0	1	q_1,q_0	0	1
A=00	00	01	00	0	0
B=01	01	10	 01	0	1
D=11	11	00	11	0	1
C=10	10	11	10	0	0
		Q_1Q_0	l		 T1


q_1,q_0	0	1
00	0	1
01	0	1
11	0	1
10	0	1
'	•	

Obtención de las ecuaciones de entrada de los biestables y de salida del circuito


Y a partir de estas tablas y la de salida:

T0 = e
$$F1 = \overline{q}_1 + \overline{q}_0$$
T1 = e q_0
$$F2 = \overline{q}_0$$

Representación del Circuito buscado




Si hubiéramos elegido biestables JK habríamos tenido resultados similares:




$$J1 = K1 = e \ q_0 \qquad F1 = \overline{q}_1 + \overline{q}_0$$

$$J0 = K0 = e \qquad F2 = \overline{q}_0$$




q_1,q_0	0	1
00	0	1
01	X	X
11	X	Х
10	0	1
·		

q_1,q_0 e	0	1
00	X	X
01	X	X
11	0	1
10	0	0
•		K1




Ejemplo 3: Modelo de Moore. Contadores

Un contador síncrono, en su configuración básica, carece de entradas externas, por lo que presenta siempre la estructura de un modelo de Moore.



Diseño un circuito contador descendente de 3 bits mediante biestables JK




q2q1q0		
000	001	
001	010	
010	011	
011	100	
100	101	
101	110	
110	111	
111	000	
'	Q2Q1Q0	

q_0	0	1
q_2q_1 00	X	X
01	X	X
11	0	1
10	0	0
·	I	Κ2

-V $-a$ a	q_0	0	1	
$_{2}=K_{2}=q_{1}q_{0}$	q_2q_1	0	1	
$_{1}=K_{1}=q_{0}$	01	X	X	
$_{0} = K_{0} = 1$		X	X	
	11	0	1	
	10 -	J	1	

q_0	0	1
q_2q_1 00	X	X
01	0	1
11	0	1
10	X	X
•	ŀ	 {{1}}

Y el circuito será:




Ejemplo 4: Modelo de Moore. Contadores controlados

Se desea diseñar un contador síncrono de 3 bits dotado de una entrada de control m. Cuando m = 0 el contador debe seguir una secuencia en binario puro (000, 001, 010, 011, 100, 101, 110, 111 y vuelta a empezar). Cuando m = 1 el contador debe seguir la secuencia correspondiente al código Gray (000, 001, 011, 010, 110, 111, 101, 100 y vuelta a empezar).

Entrada m	Estado Actual	Estado Siguiente (Z2,Z1,Z0)
0	000	001
0	001	010
1	010	110
1	110	111
1	111	101
0	101	110
0	110	111

La tabla anterior, nos proporciona el siguiente grafo:



Ejemplo 5: Modelo de Mealy. Reconociendo dos secuencias

Un sistema esta dotado de una única entrada (X) y una salida (Z). La salida debe activarse siempre que en la entrada aparezca la secuencia 010, hasta que aparezca la secuencia 100, en cuyo caso, el sistema debe detenerse.

La secuencia de entrada: X:00101010010


Produce la salida: *Z:00010101000*

Y también:

La secuencia de entrada: X: 11011010010

Produce la salida: *Z: 00000001000*


Según las especificaciones, el grafo será:



Ejemplo 6: Modelo de Moore.

Se desea diseñar un circuito secuencial para el control de un robot. El robot debe maniobrar girando cuando entre en contacto con un obstáculo. Para ello dispone de un sensor cuya salida es 1 siempre que encuentra un obstáculo y 0 en caso contrario. El robot tiene dos líneas de control (Y,Z) para sus motores. Con Y=1 gira el robot hacia la derecha y Z=1 gira el robot hacia la izquierda. El funcionamiento debe ser tal que, cuando encuentre un obstáculo el robot deberá girar a la derecha hasta no encontrar obstáculo alguno. La siguiente vez que encuentre un obstáculo deberá girar hacia la izquierda hasta no encontrar ningún obstáculo, y así sucesivamente.


Según las especificaciones, el grafo será:



Ejemplo 7: Modelo de Mealy/Moore.

Se desea diseña un circuito secuencial síncrono dotado de una línea de entrada A y una salida Z que cumpla en todo momento que: $Z = A(t) \cdot A(t-1) \cdot A(t-2)$.

Modelo de Moore:



Modelo de Mealy:

