


# TEMA 4. UNIDAD CENTRAL DE PROCESAMIENTO







# EJERCICIOS UCP MONOCICLO









- © Calcular el tiempo de ciclo suponiendo retardos despreciables para todos los elementos de la ruta de datos monociclo excepto para:
  - Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns)






### EJERCICIO 1

Se toman como datos: Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns), el resto de aspectos se supone que no cuentan.

• Antes de empezar tenemos que saber que en una arquitectura monociclo, el ciclo de reloj viene determinado por la instrucción de mayor duración. Por lo tanto, tenemos que analizar los distintos casos del repertorio de instrucciones.








Instrucción										
R	Lw	Sw	beq	j						




### EJERCICIO 1






### EJERCICIO 1










		Inst	rucc	ción	
	R	Lw	Sw	beq	j
	2	2	2	2	2
	0.5	0.5	0.5	0.5	
×	1	1	1	1	








		Inst	rucc	ión	
	R	Lw	Sw	beq	j
	2	2	2	2	2
	0.5	0.5	0.5	0.5	
	1	1	1	1	
*	0.5	2	2		

### EJERCICIO 1



		Inst	rucc	ión	
	R	Lw	Sw	beq	j
	2	2	2	2	2
	0.5	0.5	0.5	0.5	
	1	1	1	1	
	0.5	2	2		
1		0.5			
			TOTAL		
	4	6	5.5	3.5	2







- Se toman como datos: Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns), el resto de aspectos se supone que no cuentan.
- El ciclo de reloj deberá ser de 6 ns. ⊷

El ciclo de reloj en un monociclo será el tiempo de la instrucción de mayor duración. En este caso es la instrucción lw, con 6ns el ciclo.

Tipo Instr.		Unidades	funcionales	utilizadas		Total
Tipo - R	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso Reg. (0.5 ns)		4 ns
Lw	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso mem. (2 ns)	Acceso Reg. (0.5 ns)	6 ns
Sw	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso mem. (2 ns)		5.5 ns
Salto Cond. (beq)	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)			3.5 ns
Salto Incond. (j)	Buscar Instr. (2 ns)					2 ns





Dadas las siguientes instrucciones, determinar codificación hexadecimal:







Dadas las siguientes instrucciones, determinar codificación hexadecimal:

lw \$1, 40 (\$6) #Op = 35bne \$1, \$2, 100 #Op = 5

ullet ullet En primer lugar, hay que conocer qué tipo de instrucción es cada una

		_				
Tipo R	0	rs	rt	rd	shamt	funct
(aritmético-lógicas)	31:26	25:21	20:16	15:11	10:6	5:0
Carga/ Almacenamiento	35 o 43	rs	rt		dirección	
Lw / Sw	31:26	25:21	20:16		15:0	
Salto Condicional	4 beq /5 bne	rs	rt		dirección	
(Tino I)	31:26	25:21	20:16		15:0	




### **INSTRUCCIONES**

Formato tipo - I lw (carga de memoria), sw (almacena en memoria)



Formato tipo - R add, ...



Formato tipo - I (beq)










Iw \$1, 40 (\$6)

$$#Op = 35$$

• Lw \$rt, off(\$rs)










- bne \$1, \$2, 100 #Op = 5
  - Bne \$rs, \$rt, imm









- Dadas las siguientes instrucciones y la figura de pág. 31, determinar los valores de las señales de control de la UC:
  - 1) add \$1, \$2, \$25
  - addi \$1, \$2, 10 (Instrucción Tipo I)
  - 3) lw \$4, 100(\$1)
  - 4) sw \$1, 35(\$5)
  - beq \$3, \$4, 1000






	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
add \$1, \$2, \$25	1	0	0	1	0	0	0	0	0	1









	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
add \$1, \$2, 10	1	1	0	0	0	0	0	0	0	0









	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
lw \$4, 100(\$1)	1	1	0	0	0	1	1	0	0	0









	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
sw \$1, 35(\$5)	0	1	1	0	0	X	0	0	0	X








	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
beq \$3, \$4, 1000	0	0	0	0	1	X	0	1	0	X







¿Qué valor toman las señales de control de la UC al ejecutar la instrucción: 0x8D0B0008 ?






- ¿Qué valor toman las señales de control de la UC al ejecutar la instrucción: 0x8D0B0008?
- Sacamos el binario: 1000 1101 0000 1011 0000 0000 0000 1000
- Obtenemos el código de operación que son los 6 primeros bits:
  - $\bigcirc$  100011  $\rightarrow$  35 (lw)  $\rightarrow$  tipo I de instrucción

Carga Lw	35	rs	rt	dirección
	31:26	25:21	20:16	15:0

- Extraemos el resto de los campos de la instrucción
- © Lw \$11, 8(\$8)





	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
Lw \$11, 8(\$8)	1	1	0	0	0	1	1	0	0	0







- Dadas las siguientes codificaciones de instrucciones:
  - 0x8C430010
  - o 0x1023000C

### Determinar:

- 1. Salida de la extensión de signo.
- 2. Entradas de la Unidad de Control de la ALU
- Nueva dirección del PC después de ejecutar la instrucción e indicar el camino








- 0x8C430010
- Sacamos el binario: 1000 1100 0100 0011 0000 0000 0001 0000
- Obtenemos el código de operación que son los 6 primeros bits:
  - 100011  $\rightarrow$  35 (lw)  $\rightarrow$  tipo I de instrucción

Carga Lw	35	rs	rt	dirección
	31:26	25:21	20:16	15:0

- Extraemos el resto de los campos de la instrucción
- Ew \$3, 16(\$2)








Lw \$3, 16(\$2)

Oeterminar:

 Salida de la extensión de signo.



La extension de signo se aplica al offset o desplazamiento que se aplica sobre la dirección del registro base (\$2). Puesto que la ALU trabaja con valores de 32 bits, si le Pasamos únicamente los 16 bits de la instrucción correspondientes al offset instrucción[15:0], la ALU no podría funcionar. Así que se extiende el valor repicando el bit de signo del dato original hasta obtener el tamaño deseado.








- ⊚ Lw \$3, 16(\$2)  $\rightarrow$  100011 00010 00011 000000000010000
- Determinar:
  - 1. Salida de la extensión de signo.
    - 1. Si la entrada es 000000000001000, la salida será







- ⊚ Lw \$3, 16(\$2)  $\rightarrow$  100011 00010 00011 000000000010000
- Operation
  Determinar:
  - 1. Salida de la extensión de signo.
  - 2. Entradas de la Unidad de Control de la ALU









- $\bigcirc$  Lw \$3, 16(\$2)  $\rightarrow$  100011 00010 00011 000000000010000
- Determinar:
  - 1. Salida de la extensión de signo.
  - Entradas de la Unidad de Control de la ALU
    - 1. ALUOp  $\rightarrow$  [0 0]; Instrucción[5-0]  $\rightarrow$  [010000]

Instrucción	ALUOp	Operación	Campo funct Inst[5-0]	Acción de la ALU	Entrada de control a la ALU
lw	00	Cargar palabra	010000	Suma	0010
SW	00	Almacenar palabra	XXXXXX	Suma	0010
beq	01	Saltar si igual	XXXXXX	Resta	0110
R-type	10	Suma	100000	Suma	0010
		Resta	100010	Resta	0110
		AND	100100	AND	0000
		OR	100101	OR	0001
		Activar si menor que	101010	Activar si menor que	0111








- Determinar:
  - 1. Salida de la extensión de signo.
  - 2. Entradas de la Unidad de Control de la ALU
  - Nueva dirección del PC después de ejecutar la instrucción e indicar el camino





- © Lw \$3, 16(\$2)  $\rightarrow$  100011 00010 00011 000000000010000
  - Nueva dirección del PC después de ejecutar la instrucción y camino
    - PC = PC+4









- Dadas las siguientes codificaciones de instrucciones:
  - o 0x8C430010
  - o 0x1023000C

## Determinar:

- 1. Salida de la extensión de signo.
- 2. Entradas de la Unidad de Control de la ALU
- Nueva dirección del PC después de ejecutar la instrucción e indicar el camino








- 0x1023000C
- Sacamos el binario: 0001 0000 0010 0011 0000 0000 0000 1100
- Obtenemos el código de operación que son los 6 primeros bits:
  - 000100 → 4 (salto condicional, beq) → tipo I de instrucción

Salto condicional	4	rs	rt	dirección
Condicional	31:26	25:21	20:16	15:0

- Extraemos el resto de los campos de la instrucción
- beq \$1, \$3, 12








beq \$1, \$3, 12

Oeterminar:

 Salida de la extensión de signo.



La extensión de signo se aplica al desplazamiento que se usará para realizar el salto condicional (valor 12 en este caso. Puesto que la ALU trabaja con valores de 32 bits, si le Pasamos únicamente los 16 bits de la instrucción correspondientes al offset instrucción[15:0], la ALU no podría funcionar. Así que se extiende el valor repicando el bit de signo del dato original hasta obtener el tamaño deseado.








- $\bigcirc$  beq \$1, \$3, 12  $\rightarrow$  000100 00001 00011 000000000001100
- Determinar:
  - 1. Salida de la extensión de signo.
    - 1. Si la entrada es 00000000001100, la salida será
    - 2. 000000000000000000000000000001100







- $\bigcirc$  beq \$1, \$3, 12  $\rightarrow$  000100 00001 00011 000000000001100
- Operation
  Determinar:
  - Salida de la extensión de signo.
  - Entradas de la Unidad de Control de la ALU









- Determinar:
  - 1. Salida de la extensión de signo.
  - 2. Entradas de la Unidad de Control de la ALU
    - 1. ALUOp  $\rightarrow$  [0 1]; Instrucción[5-0]  $\rightarrow$  [001100]

Instrucció n	ALUOp	Operación	Campo funct Inst[5-0]	Acción de la ALU	Entrada de control a la ALU
lw	00	Cargar palabra	XXXXXX	Suma	0010
Sw	00	Almacenar palabra	XXXXXX	Suma	0010
Beq	01	Saltar si igual	001100	Resta	0110
R-type	10	Suma	100000	Suma	0010
		Resta	100010	Resta	0110
		AND	100100	AND	0000
		OR	100101	OR	0001
		Activar si menor que	101010	Activar si menor que	0111





- $\bigcirc$  beq \$3, \$1, 12  $\rightarrow$  000100 00001 00011 000000000001100
- Determinar:
  - 1. Salida de la extensión de signo.
  - 2. Entradas de la Unidad de Control de la ALU
  - Nueva dirección del PC después de ejecutar la instrucción e indicar el camino








- $\bigcirc$  beg \$1, \$3, 12  $\rightarrow$  000100 00001 00011 000000000001100
- Nueva dirección del PC después de ejecutar la instrucción y camino

## Hay dos posibles caminos:

- PSi se cumple la igualdad entre \$1 y \$3 se toma el camino rojo, ya que la ALU pondrá a 1 el valor "Zero" y la señal "Branch" está a 1 por el Código de instrucción. En este case se incrementa el PC en 12\*4 por el Desp Izq de 2 bits.
- Si no se cumple la igualdad entre \$1 y \$3 se toma el camino verde, que es in incremento normal del contardor +4.
- El camino amarillo es común, ya que es el que reescribe el valor antiguo de PC por el nuevo.








## Ejercicio 5

- Recordad que el Desplazamiento a la Izquierda de 2 bits cuando se hace un salto condicional es para que el incremento esté alineado con la memoria.
- Si saltamos el valor que indica la instrucción sin deplazar, y esta fuese beq \$1, \$2, 2, tendríamos el PC en la dirección 0x00400000 (flecha verde), y pasaríamos a la 0x00400002 (flecha roja). Esto no sería correcto ya que una instrucción no puede empezar a mitad de una palabra.
- Si saltamos con el valor indicado en la instrucción con el desplazamiento a la izquierda de 2 bits, pasaríamos a la dirección 0x00400008 (2\*4 = 8), correspondiente a la flecha azul, que es una dirección de memoria 2 veces posterior.







- Dadas las siguientes codificaciones de instrucciones:
  - (a) 0x8C430010
  - (b) 0x1023000C

Suponiendo que la memoria de datos está TODA a 0 y los registros contienen la siguiente información:

	<b>\$0</b>	\$1	\$2	\$3	\$4	<b>\$5</b>	\$6	\$8	\$12	\$31
(a)	0	1	2	3	-4	5	6	8	1	-32
(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4

- Mostrar los valores de salida de cada Mx (considerar ruta con jump)
- 2. Valores de entrada de la ALU y de las dos unidades de SUMA
- 3. Valores de todas las entradas del BANCO de REGISTROS







- Dadas las siguientes codificaciones de instrucciones:
  - (a) 0x8C430010
  - (b) 0x1023000C

Suponiendo que la memoria de datos está TODA a 0 y los registros contienen la siguiente información:

	<b>\$0</b>	\$1	\$2	\$3	\$4	<b>\$5</b>	\$6	\$8	\$12	\$31
(a)	0	1	2	3	-4	5	6	8	1	-32
(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4

- Mostrar los valores de salida de cada Mx (considerar ruta con jump)
- 2. Valores de entrada de la ALU y de las dos unidades de SUMA
- 3. Valores de todas las entradas del BANCO de REGISTROS







- 0x8C430010
- Sacamos el binario: 1000 1100 0100 0011 0000 0000 0001 0000
- Obtenemos el código de operación que son los 6 primeros bits:
  - 100011  $\rightarrow$  35 (lw)  $\rightarrow$  tipo I de instrucción

Carga Lw	35	rs	rt	dirección				
	31:26	25:21	20:16	15:0				

- Extraemos el resto de los campos de la instrucción
- \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]
   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]

   \[
   \]


   \[
   \]

   \[
   \]

   \[
- Ew \$3, 16(\$2)







Mostrar los valores de salida de cada Mx (considerar ruta con jump)

Jump: al no ser una instrucción PC \$2 \$3 \$5 \$6 \$8 \$31 de salto incondicional, el Mx deja +4 pasar el PC+4. (a) 3 8 -32 -4 Branch: al no ser una instrucción PC de salto condicional, el Mx deja +4 pasar el PC+4. Dirección salto [31-0] Instrucción [25-0] Desp **ALUSrc**: La instrucción lw pasa el М offset por la extensión de signo y Add se suma al registro \$2, por lo que Add ALU 16 el Mx deja pasar el dato que RegDst Desp viene por la entrada 1, que es el Jump \Izq 2 Branch offset. MemRead Instrucción [31-26] MemtoReg Mem2Reg: la instrucción lw lee Control ALUOp de memoria de datos la dirección MemWrite **ALUSrc** [2+16] (\$2 tiene un 2 RegWrite almacenado) y la guarda en el Instrucción [25-21] Lectura registro \$3. Por lo tanto, tras la Dirección Registrd\_ectura lectura lectura en memoria se tiene que 0 Instrucción [20-16] Lectura Dato 1 Zero Instrucción enviar ese dato y no la salida de Registro 2 ALU ALU Lectura Registro Lectura Escritura Dato 2 result PDirección Dato la ALU. El Mx deja pasar la M W W W W Memoria Instrucción [15-11] entrada 1 (dato leído que es 0 ya Instrucciones Dato que se dice en el enunciado que Escrit. Registro Dato Memoria la memoria está vacía). Escri..Datos Instruccióh15-0] 16 Ext. ALU RegDst: la instrucción lw guarda signo control en registro el dato leído de 3 memoria. El registro donde se ha Instrucciót [5-0] almacenado es el \$3. 51









- 0x8C430010 --> Lw \$3, 16(\$2)
  - Mostra valores de entrada de la ALU y de las dos unidades de SUMA

	<b>\$0</b>	\$1	\$2	\$3	\$4	<b>\$</b> 5	\$6	\$8	\$12	\$31
(a)	0	1	2	3	-4	5	6	8	1	-32

ALU Add Salto condicional. Esta unidad de suma recibe el PC+4 por un lado. Por el otro, recibe los bits [15:0] de la instrucción extendidos y desplazados.	PC+4; 16*4	Add PC + 4 [31-28]  Dirección salto [31-0]  M U X  Desp  Add ALU  Desp  Dirección salto [31-0]  Dirección salto [31-0]  Dirección salto [31-0]  Dirección salto [31-0]
ALU Add +4. Esta unidad de control recibe el PC y un 4	PC;	Instrucción [31–26] Control MemRead MemtoReg ALUOp
<b>ALU:</b> La ALU recibe los valores a sumar para calcular la dirección de la memoria que queremos leer [16+\$2].	2; 16	PC Dirección   Instrucción [25–21]   Lectura   Registro-Lectura   Lectura   Lectura
		Memoria Instrucción [15–11]  Memoria Instrucción [15–11]  Instrucción [15–0]  Memoria Escritura Dato 2  Dato Escrit. Registro  Escrit. Registro  Instrucción [15–0]  Instrucción [15–0]  Instrucción [15–0]  Instrucción [15–0]  Instrucción [15–0]







## 0x8C430010 --> Lw \$3, 16(\$2)

ESAMIENTO

Mostrar valores de todas las entradas del BANCO de REGISTROS

IVIOS	trar	vaiore	s ae t	odas i	as ent	radas	aei R	ANCO	ae KE	3121K	US	
RegWrite: como la instrucción lw escribe en el registro \$3 el dato leído de memoria, esta señal se activa.	1	(a)	\$0 0	\$1 1	\$2 2	<b>\$3</b>	\$4 -4	<b>\$5</b> 5	<b>\$6</b>	<b>\$8</b> 8	\$12 1	<b>\$31</b>
Registro 1: registro base del direccionamiento a memoria que se encuentra en el registro \$2. Por lo tanto, la entrada aquí es un 2 para indicar la lectura del segundo registro.	2			Add	Instrucción [2		28		salto [31-0]	0 M u x		1 M U X
Registro 2: recibe el valor de la instrucción[20:16], que es un 3, aunque no se utiliza como lectura.	3		4		nstrucción [31]	26]	RegDst lump Branch MemRead MemtoReg ALUOp	Desp Izq 2	Addresult			٦
Registro escritura: la instrucción lw escribe en registro lo leído en memoria. Por lo tanto, este registro recibe como entrada el nombre del registro sobre el que queremos escribir, definido en instrucción[20:16]. Esta entrada indica que se escribirá en el registro \$3, por lo que es un 3.	3		led	rección ctura nstrucción [31-0]	Instrucción [25-	Lec Reg Lec Reg Esc Date	MemWrite ALUSrc RegWrite  tura pistroLectura ctura Dato 1 pistro 2 pistroLectura critura Dato 2	0 M u x 1	ALU ALU result	Dirección	Dato Mux O	
Dato escritura: la instrucción lw guarda en el banco de registros el dato leído en memoria. Por lo tanto, aquí se almacena el dato de memoria que el enunciado	0				instruccióที่ <sup>15-</sup>			ALI		EscriDat	os	53



decía que estaba vacía.





- Dadas las siguientes codificaciones de instrucciones:
  - (a) 0x8C430010
  - (b) 0x1023000C

Suponiendo que la memoria de datos está TODA a 0 y los registros contienen la siguiente información:

	<b>\$0</b>	\$1	\$2	\$3	\$4	<b>\$5</b>	\$6	\$8	\$12	\$31
(a)	0	1	2	3	-4	5	6	8	1	-32
(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4

- 1. Mostrar los valores de salida de cada Mx (considerar ruta con *jump*)
- 2. Valores de entrada de la ALU y de las dos unidades de SUMA
- 3. Valores de todas las entradas del BANCO de REGISTROS








- 0x1023000C
- Sacamos el binario: 0001 0000 0010 0011 0000 0000 0000 1100
- Obtenemos el código de operación que son los 6 primeros bits:
  - 000100  $\rightarrow$  4 (salto condicional, beq)  $\rightarrow$  tipo I de instrucción

Salto condicional	4	rs	rt	dirección
Condicional	31:26	25:21	20:16	15:0

- Extraemos el resto de los campos de la instrucción
- beq \$1, \$3, 12







Mostrar los valores de salida de cada Mx (considerar ruta con jump)

		1										
Jump: al no ser una instrucción de salto incondicional, el Mx deja	PC		\$0	\$1	\$2	\$3	\$4	\$5	\$6	\$8	\$12	\$31
pasar el PC+4.	+4	(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4
Branch: la instrucción es de salto condicional, pero \$1≠\$3 ya que - 16≠-3. Así que no hay salto y se pasa el PC+4.	PC +4			Add	Instrucción [2	- A Deabl	28	Direcció	n salto [31-0]	• M		1 M U
ALUSrc: La instrucción beq pasa el inmediato extendido a la ALU Add, y los registros a comparar a la ALU. Por lo tanto, el Mx deja pasar el dato del registro \$3, es decir, un -3.	-3		4	<b>-</b>	nstrucción [31–/	26] Control	RegDst lump Branch MemRead MemtoReg ALUOp MemWrite	Desp.	Addresult			<b>x</b> 0
Mem2Reg: la instrucción beq no lee de memoria ni requiere pasar un dato a registro para su escritura, así que este Mx no importa en su ruta de datos.	X		lec	rección 📗 🕈	nstrucción [25-	-21] Lec Rec	ALUSrc RegWrite stura sistrd_ectura stura Dato 1		Zero –	Lec	tura	
RegDst: la instrucción beq no escribe en el banco de registros, por lo que este Mx no importa en su ruta de datos.	х			Memoria strucciones	nstrucción [15—	Date	rit.Registro	M W X 1	result	Dato Men EscriDa	noria	
						Ins	signo trucciót/5-0]	cont				





- 0x1023000C --> beq \$1, \$3, 12
  - Mostra valores de entrada de la ALU y de las dos unidades de SUMA

	\$0	\$1	\$2	\$3	\$4	\$5	\$6	\$8	\$12	\$31
(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4

ALU Add Salto condicional. Esta unidad de suma recibe el PC+4 por un lado. Por el otro, recibe los bits [15:0] de la instrucción extendidos y desplazados.	PC+4; 12*4	Instrucción [25-0] Desp Dirección salto [31-0] 1 M U X O Desp Desp Desp Desp Desp Desp Desp Desp
ALU Add +4. Esta unidad de control recibe el PC y un 4	PC;	Branch MemRead MemtoReg ALUOp
ALU: La ALU de \$1 y \$3 para restarlos y así compararlos.	-16; -3	Memoria Instrucción [25–21]    Dirección   Lectura   Registro Lectura   Lectura   Dato 1   Registro 2   Registro 3   Registro 4   Registro 4   Registro 5   Registro 6   Registro 6   Registro 7   Registro 8   Registro 8   Registro 9   Regis
		Instruccióff5-0]





- - 0x1023000C --> beq \$1, \$3, 12
    - Mostrar valores de todas las entradas del BANCO de REGISTROS

