

# EJERCICIO DISEÑO UC

Queremos diseñar una Unidad de Control de un sistema digital mediante el método de la tabla de estados finito. El grafo de estados se muestra en la siguiente figura. La unidad de control tiene 1 entrada y 4 salidas. Obtener las tablas de la función de salida y estado siguiente. Diseñar la Unidad de Control mediante una ROM y mediante una PLA.






Las salidas se activan de la siguiente forma: estando en el estado SO se activa la salida w, estando en S1 se activa la salida x, estando en S2 se activa la salida y y estando en el estado S3 se activa la salida z





Obtenemos la FUNCIÓN DE ESTADO SIGUIENTE y la FUNCIÓN DE SALIDA




<b>E</b> <sub>1</sub>	E <sub>o</sub>	X	PE <sub>1</sub>	PE <sub>0</sub>	w	x	y	Z






Obtenemos la FUNCIÓN DE ESTADO SIGUIENTE y la FUNCIÓN DE SALIDA




E <sub>1</sub>	E <sub>o</sub>	X	PE <sub>1</sub>	PE <sub>0</sub>	w	x	y	z
0	0	0	0	1	1	0	0	0
0	0	1	0	0	1	0	0	0
0	1	0	0	0	0	1	0	0
0	1	1	1	0	0	1	0	0
1	0	0	1	0	0	0	1	0
1	0	1	1	1	0	0	1	0
1	1	X	1	1	0	0	0	1





#### Implementación en ROM




B. DIR			BUS DATOS					
<b>A2</b>	<b>A1</b>	AO	<b>D5</b>	D4	<b>D3</b>	<b>D2</b>	<b>D2</b>	D0
0	0	0	0	1	1	0	0	0
0	0	1	0	0	1	0	0	0
0	1	0	0	0	0	1	0	0
0	1	1	1	0	0	1	0	0
1	0	0	1	0	0	0	1	0
1	0	1	1	1	0	0	1	0
1	1	X	1	1	0	0	0	1


Tenemos una memoria ROM de 8x6 bits



# 


#### **UC implementada con una MEMORIA ROM**






#### EJERCICIO DISEÑO UC


#### CONSTRUCCIÓN MÁQUINA DE ESTADOS FINITOS



UC implementada con un PLD.

1. Dibujar una línea vertical por cada arco de salida de cada estado. Esta línea representa los productos (puerta AND)











UC implementada con un PLD.

2. Dibujar una línea horizontal positiva y otra negativa por cada entrada de la lógica de control





#### EJERCICIO DISEÑO UC


#### CONSTRUCCIÓN MÁQUINA DE ESTADOS FINITOS




#### UC implementada con un PLD.

	Estados					
Señales	0	1	2	3		
W	1	0	0	0		
X	0	1	0	0		
У	0	0	1	0		
Z	0	0	0	1		

2. Dibujar una línea horizontal por cada salida de la lógica de control





Tema 4. Unidad Central de Procesamiento

#### EJERCICIO DISEÑO UC

X=1

#### CONSTRUCCIÓN MÁQUINA DE ESTADOS FINITOS




#### UC implementada con un PLD.

	Estados					
Señales	0	1	2	3		
W	1	0	0	0		
Х	0	1	0	0		
У	0	0	1	0		
Z	0	0	0	1		

X=0

3. Unir las líneas mediante conexiones a partir Función Salida y Función Estado Siguiente




Las salidas son sumas de productos:

PE0

PE1

TAMAÑ0=3\*7+6\*7=63 celdas PLD







UC implementada con un PLD.

