


TEMA 4. UNIDAD CENTRAL DE PROCESAMIENTO

dtic







EJERCICIOS UCP MONOCICLO

dtic






- ⑦ Calcular el tiempo de ciclo suponiendo retardos despreciables para todos los elementos de la ruta de datos monociclo excepto para:
 - ⦿ Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns)



EJERCICIO 1


- ② Se toman como datos: Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns), el resto de aspectos se supone que no cuentan.
- ② Antes de empezar tenemos que saber que en una arquitectura monociclo, el ciclo de reloj viene determinado por la instrucción de mayor duración. Por lo tanto, tenemos que analizar los distintos casos del repertorio de instrucciones.





EJERCICIO 1


- Se toman como datos: Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns), el resto de aspectos se supone que no cuentan.




Instrucción				
R	Lw	Sw	beq	j




-






EJERCICIO 1

- Se toman como datos: Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns), el resto de aspectos se supone que no cuentan.




Instrucción				
R	Lw	Sw	beq	j
2	2	2	2	2
0.5	0.5	0.5	0.5	




EJERCICIO 1

- Se toman como datos: Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns), el resto de aspectos se supone que no cuentan.




Instrucción				
R	Lw	Sw	beq	j
2	2	2	2	2
0.5	0.5	0.5	0.5	
1	1	1	1	




EJERCICIO 1

- Se toman como datos: Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns), el resto de aspectos se supone que no cuentan.




Instrucción				
R	Lw	Sw	beq	j
2	2	2	2	2
0.5	0.5	0.5	0.5	
1	1	1	1	
0.5	2	2		




EJERCICIO 1

- Se toman como datos: Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns), el resto de aspectos se supone que no cuentan.



Instrucción				
R	Lw	Sw	beq	j
2	2	2	2	2
0.5	0.5	0.5	0.5	
1	1	1	1	
0.5	2	2		
	0.5			
TOTAL				
4	6	5.5	3.5	2




EJERCICIO 1

- Se toman como datos: Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns), el resto de aspectos se supone que no cuentan.
- El ciclo de reloj deberá ser de 6 ns.***


El ciclo de reloj en un monociclo será el tiempo de la instrucción de mayor duración. En este caso es la instrucción lw, con 6ns el ciclo.

Tipo Instr.	Unidades funcionales utilizadas					Total
Tipo - R	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso Reg. (0.5 ns)		4 ns
Lw	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso mem. (2 ns)	Acceso Reg. (0.5 ns)	6 ns
Sw	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso mem. (2 ns)		5.5 ns
Salto Cond. (beq)	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)			3.5 ns
Salto Incond. (j)	Buscar Instr. (2 ns)					2 ns



Ejercicio 2

- 🎯 Dadas las siguientes instrucciones, determinar codificación hexadecimal:
- lw \$1, 40 (\$6) #Op = 35
 - bne \$1, \$2, 100 #Op = 5



Ejercicio 2

🎯 Dadas las siguientes instrucciones, determinar codificación hexadecimal:

○ lw \$1, 40 (\$6) #Op = 35

○ bne \$1, \$2, 100 #Op = 5

🎯 En primer lugar, hay que conocer qué tipo de instrucción es cada una

Tipo R
(aritmético-lógicas)


0	rs	rt	rd	shamt	funct
31:26	25:21	20:16	15:11	10:6	5:0

Carga/
Almacenamiento
Lw / Sw


35 o 43	rs	rt	dirección
31:26	25:21	20:16	15:0

Salto
Condicional
(Tipo I)


4 beq /5 bne	rs	rt	dirección
31:26	25:21	20:16	15:0




- Formato tipo - I **lw** (carga de memoria), **sw** (almacena en memoria)




- Formato tipo - R **add**, ...



- Formato tipo - I (**beq**)








Ejercicio 2

① lw \$1, 40 (\$6) #Op = 35

② Lw \$rt, off(\$rs)







Ejercicio 2

① bne \$1, \$2, 100 #Op = 5

② Bne \$rs, \$rt, imm







Ejercicio 3

- 🎯 Dadas las siguientes instrucciones y la figura de pág. 31, determinar los valores de las señales de control de la UC:
- 1) `add $1, $2, $25`
 - 2) `addi $1, $2, 10` (Instrucción Tipo I)
 - 3) `lw $4, 100($1)`
 - 4) `sw $1, 35($5)`
 - 5) `beq $3, $4, 1000`







Ejercicio 3




	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
add \$1, \$2, \$25	1	0	0	1	0	0	0	0	0	1




Ejercicio 3







Ejercicio 3




	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
add \$1, \$2, 10	1	1	0	0	0	0	0	0	0	0




Ejercicio 3







Ejercicio 3




	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
lw \$4, 100(\$1)	1	1	0	0	0	1	1	0	0	0







Ejercicio 3




	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
sw \$1, 35(\$5)	0	1	1	0	0	X	0	0	0	X




Ejercicio 3







Ejercicio 3




	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
beq \$3, \$4, 1000	0	0	0	0	1	X	0	1	0	X




Ejercicio 3






Ejercicio 4

- 🎯 ¿Qué valor toman las señales de control de la UC al ejecutar la instrucción: 0x8D0B0008 ?




Ejercicio 4


- ¿Qué valor toman las señales de control de la UC al ejecutar la instrucción: 0x8D0B0008 ?
- Sacamos el binario: 1000 1101 0000 1011 0000 0000 0000 1000
- Obtenemos el código de operación que son los 6 primeros bits:
 - 100011 → 35 (lw) → tipo I de instrucción




- Extraemos el resto de los campos de la instrucción
- 100011 01000 01011 00000000000001000
- Lw \$11, 8(\$8)



Ejercicio 4



	RegWrite	ALUSrc	MemWrite	ALUOp1	ALUOp0	Mem2Reg	MemRead	Branch	Jump	RegDst
Lw \$11, 8(\$8)	1	1	0	0	0	1	1	0	0	0




🎯 Dadas las siguientes codificaciones de instrucciones:

- 0x8C430010
- 0x1023000C

Determinar:


1. Salida de la extensión de signo.
2. Entradas de la Unidad de Control de la ALU
3. Nueva dirección del PC después de ejecutar la instrucción e indicar el camino






Ejercicio 5

- ① 0x8C430010
- ① Sacamos el binario: 1000 1100 0100 0011 0000 0000 0001 0000
- ① Obtenemos el código de operación que son los 6 primeros bits:
 - ① 100011 → 35 (lw) → tipo I de instrucción



- ① Extraemos el resto de los campos de la instrucción
- ① 100011 00010 00011 00000000000010000
- ① Lw \$3, 16(\$2)




Ejercicio 5

⊙ Lw \$3, 16(\$2)

⊙ Determinar:


1. Salida de la extensión de signo.



La extensión de signo se aplica al offset o desplazamiento que se aplica sobre la dirección del registro base (\$2). Puesto que la ALU trabaja con valores de 32 bits, si le Pasamos únicamente los 16 bits de la instrucción correspondientes al offset instrucción[15:0], la ALU no podría funcionar. Así que se extiende el valor repicando el bit de signo del dato original hasta obtener el tamaño deseado.





-



Ejercicio 5

- ① Lw \$3, 16(\$2) → 100011 00010 00011 0000000000010000
- ① Determinar:
 1. Salida de la extensión de signo.
 2. Entradas de la Unidad de Control de la ALU






Ejercicio 5

- ⊙ Lw \$3, 16(\$2) → 100011 00010 00011 0000000000010000
- ⊙ Determinar:
 1. Salida de la extensión de signo.
 2. Entradas de la Unidad de Control de la ALU
 1. ALUOp → [0 0] ; Instrucción[5-0] → [010000]

Instrucción	ALUOp	Operación	Campo funct Inst[5-0]	Acción de la ALU	Entrada de control a la ALU
lw	00	Cargar palabra	010000	Suma	0010
sw	00	Almacenar palabra	XXXXXX	Suma	0010
beq	01	Saltar si igual	XXXXXX	Resta	0110
R-type	10	Suma	100000	Suma	0010
		Resta	100010	Resta	0110
		AND	100100	AND	0000
		OR	100101	OR	0001
		Activar si menor que	101010	Activar si menor que	0111






- ① Lw \$3, 16(\$2) → 100011 00010 00011 00000000000010000
- ① Determinar:
 1. Salida de la extensión de signo.
 2. Entradas de la Unidad de Control de la ALU
 3. Nueva dirección del PC después de ejecutar la instrucción e indicar el camino



- Camino






🎯 Dadas las siguientes codificaciones de instrucciones:

- 0x8C430010
- 0x1023000C

Determinar:


1. Salida de la extensión de signo.
2. Entradas de la Unidad de Control de la ALU
3. Nueva dirección del PC después de ejecutar la instrucción e indicar el camino






Ejercicio 5

- 0x1023000C
- Sacamos el binario: 0001 0000 0010 0011 0000 0000 0000 1100
- Obtenemos el código de operación que son los 6 primeros bits:
 - 000100 → 4 (salto condicional, **beq**) → tipo I de instrucción



- Extraemos el resto de los campos de la instrucción
- 000100, 00001, 00011, 00000000000001100
- beq \$1, \$3, 12




Ejercicio 5


beq \$1, \$3, 12

Determinar:

1. Salida de la extensión de signo.




La extensión de signo se aplica al desplazamiento que se usará para realizar el salto condicional (valor 12 en este caso). Puesto que la ALU trabaja con valores de 32 bits, si le Pasamos únicamente los 16 bits de la instrucción correspondientes al offset instrucción[15:0], la ALU no podría funcionar. Así que se extiende el valor repicando el bit de signo del dato original hasta obtener el tamaño deseado.




Ejercicio 5


- ⊙ beq \$1, \$3, 12 → 000100 00001 00011 0000000000001100
- ⊙ Determinar:
 1. Salida de la extensión de signo.
 1. Si la entrada es 0000000000001100, la salida será
 2. 0000000000000000 0000000000001100



Ejercicio 5

- ⊙ beq \$1, \$3, 12 → 000100 00001 00011 0000000000001100
- ⊙ Determinar:
 1. Salida de la extensión de signo.
 2. Entradas de la Unidad de Control de la ALU





Ejercicio 5

⊙ beq \$1, \$3, 12 → 000100 00001 00011 0000000000001100

⊙ Determinar:


1. Salida de la extensión de signo.

2. Entradas de la Unidad de Control de la ALU

1. ALUOp → [0 1] ; Instrucción[5-0] → [001100]

Instrucción	ALUOp	Operación	Campo funct Inst[5-0]	Acción de la ALU	Entrada de control a la ALU
lw	00	Cargar palabra	XXXXXX	Suma	0010
sw	00	Almacenar palabra	XXXXXX	Suma	0010
Beq	01	Saltar si igual	001100	Resta	0110
R-type	10	Suma	100000	Suma	0010
		Resta	100010	Resta	0110
		AND	100100	AND	0000
		OR	100101	OR	0001
		Activar si menor que	101010	Activar si menor que	0111






Ejercicio 5

- ① beq \$3, \$1, 12 → 000100 00001 00011 0000000000001100
- ① Determinar:
 1. Salida de la extensión de signo.
 2. Entradas de la Unidad de Control de la ALU
 3. Nueva dirección del PC después de ejecutar la instrucción e indicar el camino







Ejercicio 5

- beq \$1, \$3, 12 → 000100 00001 00011 0000000000001100
- Nueva dirección del PC después de ejecutar la instrucción y camino

Hay dos posibles caminos:

- Si se cumple la igualdad entre \$1 y \$3 se toma el camino rojo, ya que la ALU pondrá a 1 el valor “Zero” y la señal “Branch” está a 1 por el Código de instrucción. En este caso se incrementa el PC en 12×4 por el Desp Izq de 2 bits.
- Si no se cumple la igualdad entre \$1 y \$3 se toma el camino verde, que es un incremento normal del contador +4.
- El camino amarillo es común, ya que es el que reescribe el valor antiguo de PC por el nuevo.






Ejercicio 5

- Recordad que el Desplazamiento a la Izquierda de 2 bits cuando se hace un salto condicional es para que el incremento esté alineado con la memoria.
- Si saltamos el valor que indica la instrucción sin desplazar, y esta fuese `beq $1, $2, 2`, tendríamos el PC en la dirección `0x00400000` (flecha verde), y pasaríamos a la `0x00400002` (flecha roja). Esto no sería correcto ya que una instrucción no puede empezar a mitad de una palabra.
- Si saltamos con el valor indicado en la instrucción con el desplazamiento a la izquierda de 2 bits, pasaríamos a la dirección `0x00400008` ($2 * 4 = 8$), correspondiente a la flecha azul, que es una dirección de memoria 2 veces posterior.

Cada dirección son 4 bytes (21; 29; 00; 01)

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)
0x00400000	0x21290001	0x3c011001	0xac290044	0x3c01ffff	0x34280010
0x00400020	0x24180000	0x3c011001	0x342a0000	0x3c011001	0x342e0000
0x00400040	0x200100c8	0x102d0000	0x8d4b0000	0xad0b0000	0x23390001
0x00400060	0x20010009	0x10380008	0x24190000	0x3c011001	0x342a0000
0x00400080	0x23180001	0x0401fff0	0x24180000	0x3c011001	0x342e0000
0x004000a0	0x342a0000	0x0401ffe8	0x00000000	0x00000000	0x00000000
0x004000c0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x004000e0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00400100	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00400120	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00400140	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00400160	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x00400180	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000
0x004001a0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000



Ejercicio 6

☉ Dadas las siguientes codificaciones de instrucciones:


(a) 0x8C430010

(b) 0x1023000C

Suponiendo que la memoria de datos está TODA a 0 y los registros contienen la siguiente información:

	\$0	\$1	\$2	\$3	\$4	\$5	\$6	\$8	\$12	\$31
(a)	0	1	2	3	-4	5	6	8	1	-32
(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4

1. Mostrar los valores de salida de cada Mx (considerar ruta con *jump*)
2. Valores de entrada de la ALU y de las dos unidades de SUMA
3. Valores de todas las entradas del BANCO de REGISTROS



Ejercicio 6

- ⊙ Dadas las siguientes codificaciones de instrucciones:


(a) 0x8C430010

(b) 0x1023000C

Suponiendo que la memoria de datos está TODA a 0 y los registros contienen la siguiente información:


	\$0	\$1	\$2	\$3	\$4	\$5	\$6	\$8	\$12	\$31
(a)	0	1	2	3	-4	5	6	8	1	-32
(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4

1. Mostrar los valores de salida de cada Mx (considerar ruta con *jump*)
2. Valores de entrada de la ALU y de las dos unidades de SUMA
3. Valores de todas las entradas del BANCO de REGISTROS




Ejercicio 6

- ① 0x8C430010
- ① Sacamos el binario: 1000 1100 0100 0011 0000 0000 0001 0000
- ① Obtenemos el código de operación que son los 6 primeros bits:
 - ① 100011 → 35 (lw) → tipo I de instrucción




- ① Extraemos el resto de los campos de la instrucción
- ① 100011 00010 00011 00000000000010000
- ① Lw \$3, 16(\$2)




Ejercicio 6

⦿ 0x8C430010 --> Lw \$3, 16(\$2)

⦿ Mostrar los valores de salida de cada Mx (considerar ruta con *jump*)






Ejercicio 6

⊙ 0x8C430010 --> Lw \$3, 16(\$2)

⊙ Muestra valores de entrada de la ALU y de las dos unidades de SUMA

	\$0	\$1	\$2	\$3	\$4	\$5	\$6	\$8	\$12	\$31
(a)	0	1	2	3	-4	5	6	8	1	-32




- 0x8C430010 --> Lw \$3, 16(\$2)

- Mostrar valores de todas las entradas del BANCO de REGISTROS

	\$0	\$1	\$2	\$3	\$4	\$5	\$6	\$8	\$12	\$31
(a)	0	1	2	3	-4	5	6	8	1	-32

The diagram illustrates the MIPS processor architecture. It shows the flow of data and control signals between various components. The components include the PC (Program Counter), Instruction Memory, Register File, ALU (Arithmetic Logic Unit), and Control Unit. The diagram is divided into four sections, each corresponding to an instruction in the table above. Red arrows indicate the specific data paths for each instruction. For example, the first instruction (lw) uses \$0 as the base register, \$1 as the register to write to, and \$2 as the register to read from. The second instruction (sw) uses \$2 as the base register, \$3 as the register to write to, and \$4 as the register to read from. The third instruction (lw) uses \$5 as the base register, \$6 as the register to write to, and \$8 as the register to read from. The fourth instruction (lw) uses \$12 as the base register, \$31 as the register to write to, and \$0 as the register to read from.



Ejercicio 6

🎯 Dadas las siguientes codificaciones de instrucciones:


(a) 0x8C430010

(b) 0x1023000C

Suponiendo que la memoria de datos está TODA a 0 y los registros contienen la siguiente información:


	\$0	\$1	\$2	\$3	\$4	\$5	\$6	\$8	\$12	\$31
(a)	0	1	2	3	-4	5	6	8	1	-32
(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4

1. Mostrar los valores de salida de cada Mx (considerar ruta con *jump*)
2. Valores de entrada de la ALU y de las dos unidades de SUMA
3. Valores de todas las entradas del BANCO de REGISTROS



Ejercicio 6

- 0x1023000C
- Sacamos el binario: 0001 0000 0010 0011 0000 0000 0000 1100
- Obtenemos el código de operación que son los 6 primeros bits:
 - 000100 → 4 (salto condicional, **beq**) → tipo I de instrucción



- Extraemos el resto de los campos de la instrucción
- 000100, 00001, 00011, 00000000000001100
- beq \$1, \$3, 12


- 0x1023000C --> beq \$1, \$3, 12
 - Mostrar los valores de salida de cada Mx (considerar ruta con *jump*)


Jump: al no ser una instrucción de salto incondicional, el Mx deja pasar el PC+4.	PC+4	(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4
Branch: la instrucción es de salto condicional, pero \$1≠\$3 ya que -16≠-3. Así que no hay salto y se pasa el PC+4.	PC+4											
ALUSrc: La instrucción beq pasa el inmediato extendido a la ALU Add , y los registros a comparar a la ALU. Por lo tanto, el Mx deja pasar el dato del registro \$3, es decir, un -3.	-3											
Mem2Reg: la instrucción beq no lee de memoria ni requiere pasar un dato a registro para su escritura, así que este Mx no importa en su ruta de datos.	X											
RegDst: la instrucción beq no escribe en el banco de registros, por lo que este Mx no importa en su ruta de datos.	X											

El diagrama ilustra la ejecución de la instrucción `beq` en la CPU MIPS. Se muestran los siguientes componentes y sus interacciones:

- PC (Program Counter):** Se incrementa en 4 (PC+4) para la siguiente instrucción.
- ALU (Arithmetic Logic Unit):** Realiza la operación `add` entre el registro `$3` (valor -3) y el inmediato extendido (valor -16). El resultado es -19.
- Mux (Multiplexer):** Selecciona el registro de destino y el dato de memoria. En este caso, el registro de destino es `$3` y el dato de memoria es el valor -16.
- Control:** Gestiona las operaciones de lectura y escritura en los registros y la memoria.
- Registros:** Selecciona el registro `$3` para la operación de comparación.
- Memoria:** Lee el dato de memoria correspondiente al índice calculado.

Las flechas rojas en el diagrama indican las rutas de datos y las señales de control que se activan durante la ejecución de la instrucción `beq`.






Ejercicio 6


⊙ 0x1023000C --> beq \$1, \$3, 12

⊙ Muestra valores de entrada de la ALU y de las dos unidades de SUMA

	\$0	\$1	\$2	\$3	\$4	\$5	\$6	\$8	\$12	\$31
(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4

ALU Add Salto condicional. Esta unidad de suma recibe el PC+4 por un lado. Por el otro, recibe los bits [15:0] de la instrucción extendidos y desplazados.	PC+4; 12*4
ALU Add +4. Esta unidad de control recibe el PC y un 4	PC; 4
ALU: La ALU de \$1 y \$3 para restarlos y así compararlos.	-16; -3





Ejercicio 6

⦿ 0x1023000C --> beq \$1, \$3, 12

⦿ Mostrar valores de todas las entradas del BANCO de REGISTROS

	\$0	\$1	\$2	\$3	\$4	\$5	\$6	\$8	\$12	\$31
(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4

RegWrite: como la instrucción beq no escribe en ningún registro, se desactiva.	0
Registro 1: uno de los registros a leer para la comparación, concretamente el \$1, indicado en la instrucción[25:21] como un 1.	1
Registro 2: el otro de los registros para la comparación, concretamente el \$3, indicado en la instrucción[20:16] como un 3.	3
Registro escritura: la instrucción beq no escribe sobre ningún registro, por lo que aquí no importa la entrada.	X
Dato escritura: la instrucción beq no escribe en los registros por lo que el dato no importa.	X

