Estructuras de Computadores – (34010)

Examen (15 de Junio de 2018)

Pregunta 1.

(2.5 puntos)

- a) Dibuja el circuito de un generador de acarreo anticipado de 4 bits indicando los retardos a la salida de cada puerta (1 punto).
- b) ¿Qué es la organización interna de la memoria? Indica los tipos (0.5 puntos).
- c) ¿Qué es el algoritmo de sustitución en la memoria caché?. Describe 3 tipos de algoritmos. (1 punto).

Pregunta 2.

(2.5 puntos)

Un computador posee una CPU de 20 bits de bus de direcciones y de 16 bits de longitud de palabra y señal de lectura/escritura: R/\overline{W} . Se desea conectar esta CPU a una memoria con las siguientes características:

- 128K x 16 de memoria ROM en las primeras posiciones (direcciones más bajas) de la memoria del computador.
- 256K x 16 de memoria RAM en las últimas posiciones (direcciones más altas) de la memoria del computador.

Se dispone de los siguientes tipos de chips de memoria para elegir:

RAM	ROM
→ 128K x 8	- 64K x 8
64K x 16	32K x 16
Selección chip RAM: CS Señal de Lectura RAM: \overline{OE} Señal de Escritura: \overline{WE}	Selección chip ROM: \overline{CS} Señal de Lectura ROM: OE

Se pide:


- a) Diseñar el mapa de memoria descrito utilizando el menor número de chips posible de entre los tipos que aparecen en el cuadro anterior. (1.25 ptos.)
- b) Realizar el diagrama de conexiones completo de la CPU y la memoria, utilizando solo un decodificador y las puertas lógicas necesarias. (1.25 ptos.)



Pregunta 3. (2.5 puntos)

El circuito de la figura representa un circuito capaz de realizar el producto M(m₇m₆m₅m₄m₃m₂m₁m₀) de dos números $A(a_3a_2a_1a_0)$, y $B(b_3b_2b_1b_0)$ de 4 bits.

- a) Sabiendo que los circuitos sumadores están construidos mediante semisumadores y que todas las puertas introducen un retardo de 1T, ¿cuánto tiempo trascurrirá hasta que obtengamos el resultado de la multiplicación?
- b) La última etapa de sumadores constituye un sumador de acarreo propagado de 5 bits. Si habilitamos en los sumadores completos que lo componen las salidas gi y pi y añadimos un anticipador de acarreo ¿cuál será el nuevo tiempo de respuesta?



Pregunta 4. (2.5 puntos)

4.1 (1 punto) Se quiere ejecutar la siguiente instrucción con formato tipo I y código de operación 0x2B en la ruta de datos monociclo: sw \$15, 8(\$13)

La posición de memoria 2000₁₀ contiene dicha instrucción, es decir contiene el valor 0xADAF0008. Se quiere mostrar lo que ocurre durante su ejecución en la ruta de datos de la figura 1, rellena para ello las partes del diagrama señaladas con el símbolo ? con los valores en decimal que contendrán. El contenido de los registros en decimal es el siguiente:

	Likas (ka			R	egistro	8	3.584.1324	Manaja	341 S 7 (0 51)
\$0	\$1	\$2	\$3	\$12	\$13	\$15	\$16	\$20	\$31
0	1	-2	32	4	100	19	26	-32	-1

Indica además el valor de las señales de control en la ejecución de la instrucción.

4.2.- (1.5 puntos) En la figura 2 se muestra la ruta de datos multiciclo del MIPS a la que se han realizado unas pequeñas modificaciones para que se pueda ejecutar también una nueva instrucción, **SWdoble** que permite guardar en dos posiciones consecutivas de la memoria los datos contenidos en dos registros especificados. La instrucción sigue el formato tipo R y tiene la siguiente forma general:

SWdoble rs, rt, rd # M[rs]
$$\leftarrow$$
 rt;
M[rs + 4] \leftarrow rd;


- a) Obtén las acciones a realizar en cada ciclo de reloj mediante lenguaje de transferencia de registros (por ejemplo: PC ← PC +4) y rellena la tabla de salida de la figura 3 con el valor de las señales de control en cada ciclo de ejecución de la nueva instrucción (Tacha las columnas que no necesites y rellena la tabla con 0, 1... o X si no importa el valor de la señal). Intenta que la nueva instrucción se ejecute **con el menor** número posible de ciclos de reloj. (1.2 puntos)
- b) ¿Cambiarán las acciones a realizar o las señales de control que se han de activar en cada ciclo de reloj para la instrucción SW? ¿Qué ciclos de reloj se verían afectados y cómo?. (0.3 puntos)

shamt despl direcc ā t 2 S do do do α

DPNT DE TECNOLOGIA INFORMÁTICA I COMPUTACIÓ

UNIVERSIDAD DE ALICANTE ■ UNIVERSITAT D'ALACANT

funct Formatos de instrucción



Ap. Corrcus 99

RegSrc								4.00	
RegDst									
RegWrite									
ALUSrcA									
ALUSrcB									
ALUOp									
PCSource									
IRWrite									
MemToReg									
Mem Write									
MemRead									
IorD									
PCWrite									
PCWriteCond									
Señales de control	Ciclo 9	Ciclo 8	Ciclo 7	Ciclo 6	Ciclo 5	Ciclo 4	Ciclo 3	Ciclo 2	Ciclo1

Figura 3. Tabla de salida para SWdoble




Figura 2. Ruta de datos multiciclo modificada

· .

÷

.¦.