DISEÑO DE BLOQUES DE MEMORIA

La ampliación de componentes es una característica del diseño y en el caso de las memorias tiene dos objetivos:

- Incrementar el tamaño de las palabras.
- Incrementar el número de palabras de memoria.

Un sistema basado en microprocesador tiene una capacidad de direccionamiento y anchura de palabra en función de las características del microprocesador de acuerdo al bus de direcciones y del de datos respectivamente. Siendo el bus de control, específico al microprocesador. De esta manera, la capacidad del sistema depende de:

- Direccionamiento del sistema $\Rightarrow 2^n$ siendo n el nº de bits del bus de direcciones del μP
- Ancho de palabra \implies m siendo m el nº de bits del bus de datos del μP
- Bus de control depende del μP , siendo las señales típicas para la memoria la de lectura (R) y la de escritura (W)

Procedimiento para el diseño de un mapa de memoria de un sistema basado en microprocesador:

- 1. Detallar las necesidades del sistema en cuanto a direccionamiento, anchura de palabra y tipo de memoria a utilizar (RAM/ROM).
- 2. Determinar los circuitos integrados de que se dispone, tanto en longitud como en anchura de palabras y definir los que se necesitan.
- 3. Construir el mapa de memoria.
- 4. Determinar el tamaño de página y diseñar la tabla de direcciones y ocupación de cada circuito integrado.
- 5. Determinar la circuitería auxiliar necesaria para el control del circuito.
- 6. Dibujar el circuito completo de la memoria.

Para analizar el procedimiento tomaremos como base el siguiente ejemplo:

- Diseñar el mapa de memoria de un sistema basado en microprocesador para el 8085 de INTEL (A0..A15, D0..D7), suponiendo que se necesitan 8K×8 de memoria ROM, 4K×8 de memoria RAM. Se disponen de circuitos integrados ROM de 2K×8 y circuitos integrados RAM de 2K×8 y que la memoria está situada a partir de la dirección \$0 empezando por la ROM y colocando a continuación la RAM.
 - 1. Detallar las necesidades del sistema en cuanto a direccionamiento, anchura de palabra y tipo de memoria a utilizar (RAM/ROM).

8K×8 de memoria ROM 4K×8 de memoria RAM

2. Determinar los circuitos integrados de que se dispone, tanto en longitud como en anchura de palabras y definir los que se necesitan.

Circuitos integrados ROM
$$ROM = \frac{N^{\circ}_bits_necesitados}{N^{\circ}_bits_por_CI} = \frac{8K \times 8}{2K \times 8} = 4_circuitos_ROM$$
Circuitos integrados RAM $RAM = \frac{N^{\circ}_bits_necesitados}{N^{\circ}_bits_por_CI} = \frac{4K \times 8}{2K \times 8} = 2_circuitos_RAM$

3. Construir el mapa de memoria.

IC0 (2K×8)	ROM
IC1 (2K×8)	ROM
IC2 (2K×8)	ROM
IC3 (2K×8)	ROM
IC4 (2K×8)	RAM
IC5 (2K×8)	RAM
Libre	
Libre	

- 4. Determinar el tamaño de página y diseñar la tabla de direcciones y ocupación de cada circuito integrado.
 - Determinaremos los bits del bus de direcciones en función del tamaño total de la memoria:

$$8K ROM + 4K RAM = 12K$$

$$2^{13} = 8192bytes$$

$$\Rightarrow 2^{14} = 16384bytes$$
 bus de direcciones A0..A13

bus de datos D0..D7

El tamaño de página en este caso será de 2K ya que todos los circuitos integrados son de 2K

$$2^{11} = 2048 bytes \implies A0..A10$$

- Bits de selección de página A11 \rightarrow A13 \Longrightarrow A11, A12, A13 \Longrightarrow $2^3 = 8páginas$ de las cuales las 6 primeras se usan por los circuitos integrados y las dos últimas quedan libres.
- Tabla de direcciones


	Sele	c. Pág	gina							Dir hexadec.	Cir. Intogrado					
Agrup hexadecim.															Dil flexadec.	Cir. Integrado
	A13	A12	A11	A10	A9	A8	Α7	A6	A5	A4	А3	A2	A1	A0		
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	\$0000	IC0
	0	0	0	1	1	1	1	1	1	1	1	1	1	1	\$07FF	100
	0	0	1	0	0	0	0	0	0	0	0	0	0	0	\$0800	IC1
	0	0	1	1	1	1	1	1	1	1	1	1	1	1	\$0FFF	101
	0	1	0	0	0	0	0	0	0	0	0	0	0	0	\$1000	IC2
	0	1	0	1	1	1	1	1	1	1	1	1	1	1	\$17FF	102
	0	1	1	0	0	0	0	0	0	0	0	0	0	0	\$1800	IC3
	0	1	1	1	1	1	1	1	1	1	1	1	1	1	\$1FFF	103
	1	0	0	0	0	0	0	0	0	0	0	0	0	0	\$2000	IC4
	1	0	0	1	1	1	1	1	1	1	1	1	1	1	\$27FF	104
	1	0	1	0	0	0	0	0	0	0	0	0	0	0	\$2800	IC5
	1	0	1	1	1	1	1	1	1	1	1	1	1	1	\$2FFF	

5. Determinar la circuitería auxiliar necesaria para el control del circuito.

Como se puede observar el número de páginas es de 6, pero el mínimo que podemos controlar es de 8, es por lo que necesitaremos un decodificador de 3 a 8, de forma que las líneas del bus de direcciones del sistema A11, A12 Y A13 se conectarán a las entradas I0, I1 e I2 respectivamente y cada una de las salidas de O0 a O5 se conectarán a los Chip Select (CS) de cada los circuitos integrados de IC0 a IC5.

6. Dibujar el circuito completo de la memoria.

MEMORIA DE 8Kx8 DE ROM Y 4Kx8 DE RAM




- Diseñar el mapa de memoria de un sistema basado en microprocesador para el 8085 de INTEL (A0..A15, D0..D7), suponiendo que se necesitan 8K×8 de memoria ROM, 1K×8 de memoria RAM y 2 entrada/salida de 8 bits en el bus de direcciones. Se disponen de circuitos integrados ROM de 8K×1, circuitos integrados RAM de 1K×4 y de las correspondientes entrada/salida y que la memoria está situada a partir de la dirección \$0 empezando por la ROM, colocando a continuación la RAM y por úlitimo las entradas/salidas
 - 1. Detallar las necesidades del sistema en cuanto a direccionamiento, anchura de palabra y tipo de memoria a utilizar (RAM/ROM).

8K×8 de memoria ROM 1K×8 de memoria RAM 2 entrada/salida

2. Determinar los circuitos integrados de que se dispone, tanto en longitud como en anchura de palabras y definir los que se necesitan.

Circuitos integrados ROM
$$ROM = \frac{N^{\circ}_bits_necesitados}{N^{\circ}_bits_por_CI} = \frac{8K \times 8}{8K \times 1} = 8_circuitos_ROM$$
Circuitos integrados RAM $RAM = \frac{N^{\circ}_bits_necesitados}{N^{\circ}_bits_por_CI} = \frac{1K \times 8}{1K \times 4} = 2_circuitos_RAM$

3. Construir el mapa de memoria.



- 4. Determinar el tamaño de página y diseñar la tabla de direcciones y ocupación de cada circuito integrado.
 - Determinaremos los bits del bus de direcciones en función del tamaño total de la memoria:

$$8K_ROM + 1K_RAM + 2K_E/S = 11K$$

$$2^{13} = 8192bytes$$

$$2^{14} = 16384bytes$$
 \Rightarrow bus de direcciones A0..A13

bus de datos D0..D7

El tamaño de página en este caso será de 1K ya que se puede elegir entre el tamaño mayor (8K, el menor 256Bytes (E/S) o el intermedio (RAM de 1K). La circuitería menos complicada y con un aprovechamiento relativamente óptimo se consigue con el valor intermedio (1K).

$$2^{10} = 1024 bytes \implies A0..A9$$

■ Bits de selección de página A10 A13 \Longrightarrow A10, A11, A12, A13 \Longrightarrow $2^4 = 16 páginas$ de las cuales las 11 primeras se usan por los circuitos integrados y las cinco últimas quedan libres.

Tabla de direcciones


	S							Dir hayadaa	Cir Intogrado							
Agrup hexadecim.															Dir hexadec.	Cir. Integrado
	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	А3	A2	A1	A0		
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	\$0000	IC0 a IC7
	0	1	1	1	1	1	1	1	1	1	1	1	1	1	\$1FFF	100 a 107
	1	0	0	0	0	0	0	0	0	0	0	0	0	0	\$2000	IC8 + IC9
	1	0	0	0	1	1	1	1	1	1	1	1	1	1	\$23FF	100 + 109
	1	0	0	1	Χ	X	0	0	0	0	0	0	0	0	\$2400	IC10
	1	0	0	1	Χ	X	1	1	1	1	1	1	1	1	\$27FF	1010
	1	0	1	0	Χ	X	0	0	0	0	0	0	0	0	\$2800	IC11
	1	0	1	0	Χ	X	1	1	1	1	1	1	1	1	\$2BFF	1011

5. Determinar la circuitería auxiliar necesaria para el control del circuito.

Como se puede observar el número de páginas es de 11, pero el mínimo que podemos controlar es de 16, es por lo que necesitaremos un decodificador de 4 a 16, de forma que las líneas del bus de direcciones del sistema A10, A11, A12 Y A13 se conectarán a las entradas I0, I1, I2 e I3 respectivamente y cada una de las salidas de O0 a O12 se conectarán a los Chip Select (CS) de cada los circuitos integrados de IC0 a IC11, teniendo en cuenta que como la ROM de 8Kx8 ocupa 8 páginas se deberán conectar las 8 primeras salidas a una puerta AND que conectará su salida al CS del integrado ROM.

6. Dibujar el circuito completo de la memoria.

MEMORIA DE 8Kx8 DE ROM, 1Kx8 DE RAM Y 2 E/S



2002 Junio - 1ª semana

- 2.- Supóngase una memoria RAM de 1024 palabras · 16 bits/palabra construida empleando circuitos integrados de memoria RAM de 128 palabras · 8 bits/palabra. A fin de permitir el direccionamiento de las palabras de la memoria, el bus de direcciones:
 - A) Tiene 10 líneas, 7 de ellas comunes a todos los módulos.
 - B) Tiene 10 líneas, 3 de ellas comunes a todos los módulos.
 - C) Tiene 10 líneas, todas ellas comunes a todos los módulos.
 - D) Ninguna de las anteriores es verdadera.

2001

Junio

1^a semana

- 3.- Se considera un procesador que dispone de 12 líneas de direcciones A11-A0. Para la construcción de su unidad de memoria se dispone de módulos de 2K palabras, utilizándose la línea A1 para la selección de cada módulo (A0 es la línea menos significativa). Indique cuál de las siguientes afirmaciones es verdadera:
 - A) Las direcciones hexadecimales C89 y C8A se encuentran almacenadas en el mismo módulo de memoria.
 - B) Las direcciones hexadecimales C89 y C8A se encuentran almacenadas en diferentes módulos de memoria.
 - C) El módulo en que se encuentra almacenada una dirección de memoria queda determinado por el valor de A10.
 - D) Ninguna de las anteriores es verdadera.

2000

Exámenes Septiembre de 2000

- 7.- Se considera un procesador que dispone de 12 líneas de direcciones A11-A0. Para la construcción de su unidad de memoria se dispone de módulos de 1K palabras, utilizándose las líneas menos significativas (A1-A0) para la selección de cada módulo. Indique cuál de las siguientes afirmaciones es verdadera:
 - A) Las direcciones hexadecimales C89 y C8A se encuentran almacenadas en el mismo módulo de memoria.
 - B) Las direcciones hexadecimales C89 y C8A se encuentran almacenadas en diferentes módulos de memoria.
 - C) El módulo en que se encuentra almacenada una dirección de memoria queda determinado por el valor de
 - D) Ninguna de las anteriores es verdadera.

2000

Junio 2000 - 2ª semana

2.- Un computador con 13 líneas de direcciones tiene una memoria de 3×211 palabras y utiliza entrada/salida localizada en memoria. ¿Cuál es el número máximo de periféricos que pueden conectarse, suponiendo que cada uno de ellos utiliza 16 direcciones?

A) 211.

B) 2^{7}

C) 2.

D) Ninguna de las anteriores.

Junio del 2000 2^a Semana

8.- Se considera un procesador que dispone de 12 líneas de direcciones A11-A0. Para la construcción de su unidad de memoria se dispone de módulos de 1K palabras, utilizándose las líneas más significativas (A11-A10) para la selección de cada módulo. En el mapa de memoria, la dirección base (primera dirección de cada módulo) en notación hexadecimal de los sucesivos bloques de memoria es:

Solución: \$00 \$400 \$800 y \$C00

Septiembre del 2003

6.- Se quiere diseñar una memoria para un computador que tiene una arquitectura basada en palabras de 16 bits y un bus de direcciones de 20 líneas de manera que disponga de 500 Kpalabras de memoria RAM y 240 Kpalabras de memoria ROM. Sabiendo que se disponen de módulos de memoria RAM de 128 Kpalabras x 8 bits/palabra, 128 Kpalabras x 16 bits/palabra; y de módulos de memoria ROM de 128 Kpalabras x 8 bits/palabra, 128 Kpalabras x 16 bits/palabra,

- Si es posible realizar el diseño que se solicita.
- II. El menor número de módulos necesarios para realizar el circuito con las especificaciones requeridas es 4 módulos RAM de 128 Kpalabras x 16 bits/palabra y 2 módulos ROM de 128 Kpalabras x 16 bits/palabra.

A) I si, II si

B) I: si, II no

C) I no, II si

D) I no, II no

- 2.- Se considera un procesador que dispone de 16 líneas de direcciones A_{15} - A_0 . Para la construcción de su unidad de memoria se dispone de módulos de 8K palabras, utilizándose las líneas más significativas ($A_{15}A_{14}A_{13}$) para la selección de cada módulo. Decir si las siguientes afirmaciones son ciertas:
 - I. Las direcciones hexadecimales E555 y E556 se encuentran almacenadas en el mismo módulo de memoria.
 - II. El módulo en que se encuentra almacenada una dirección de memoria queda determinado por el valor de $A_3A_1A_0$.

A) I: sí, II: sí.

B) I: sí, II: no.

C) I: no, II: sí.

D) I: no, II: no.