

# Estructuras de Computadores — (34010)

Examen (8 de Junio de 2017)

Pregunta 1. (2 puntos)

Se cuenta con un sumador con anticipación de acarreo por pasos. Se desean sumar los dos número de 16 bits siguientes representados en binario.

A = 0001 1010 0011 0011 y B=1110 0101 1110 1011

Calcúlense los valores de los gi, pi y del acarreo C4. Se supone un acarreo de entrada c0=1.

Pregunta 2. (2 puntos)

- a) Decribe los tres buses de un computador. Indican qué interconectan cada uno y qué contienen (0.5 puntos).
- b) ¿Qué diferencias hay entre el acceso aleatorio y el acceso directo? Pon un ejemplo de cada tipo. (0.5 puntos).
- c) Dibuja el diagrama de conexiones interno y externo del banco de registros de MIPS 32 bits. (1 punto).

### Pregunta 3. (2 puntos)

Un computador posee una CPU de 20 bits de bus de direcciones, de 32 bits de longitud de palabra y señal de lectura/escritura:  $\overline{R}$ /W. Se desea conectar esta CPU a una memoria con las siguientes características:

- 128K x 32 de memoria ROM empezando en la posición 30000H de la memoria del computador.
- 64K x 32 de memoria VRAM comenzando a continuación de la memoria ROM anterior.
- 256K x 32 de memoria RAM comenzando en la posición 70000H de la memoria del computador.

Se dispone de los siguientes tipos de chips de memoria para elegir:


RAM	ROM	VRAM 32K x 16		
512K x 1	128K x 16			
128K x 4	64K x 8	16K x 32		
64K x 16	32K x 8			
		Selección chip RAM: $\overline{CS}$		
Selección chip RAM: CS Señal de Lectura RAM:	Selección chip ROM: $\overline{CS}$	$\frac{\text{Señal}}{OE}$ de Lectura RAM:		
<i>OE</i> Señal de Escritura: <i>WE</i>	Señal de Lectura ROM: OE	Señal de Escritura: WE		

#### Se pide:

- a) Diseñar el mapa de memoria del problema utilizando <u>el menor número de chips posible</u> de entre que aparecen en el cuadro anterior (según el tipo de memoria necesaria) e indicando, en hexadecimal, las direcciones de comienzo y fin de la RAM, de la VRAM y de la ROM. (1 pto.)
- b) Realizar el diagrama de conexiones completo de la CPU con esta memoria utilizando decodificadores y las puertas lógicas necesarias. (1 pto.)

Pregunta 4. (2 puntos)

Se quiere utilizar un esquema como el de la figura correspondiente a un multiplicador/divisor de números expresados en coma flotante para realizar A/B. La expresión decimal de los números a operar es: A=18.75 y B=-15. Su representación hexadecimal en IEEE754 en simple precisión se corresponde con 41960000 y C1700000, respectivamente.



Indica los pasos que se llevarían a cabo en este circuito para realizar de forma correcta la operación y los valores que irían quedando en cada uno de los registros que la componen durante la ejecución hasta su finalización.

Pregunta 5. (2 puntos)

5.1.- (0,8) Se quiere ejecutar la siguiente instrucción con formato tipo I y código de operación  $8_{10}$  en la ruta de datos monociclo: addirt, rs,  $imm # rt \Re rs + imm$ 

En particular, el contenido de la posición de memoria de instrucciones 1996<sub>10</sub> es 0x21EF0004. Se quiere mostrar lo que ocurre durante su ejecución en la ruta de datos de la figura 1, para ello rellena las partes del diagrama señaladas con el símbolo ? con los valores en decimal que contendrán. Si no se conoce el valor, coloca una X. Supón el siguiente contenido en decimal de los registros:

Indica también el valor de las señales de control para que se ejecute la instrucción.

**5.2.-** (1.2 puntos) En la figura 2 se muestra la ruta de datos multiciclo del MIPS a la que se han realizado unas pequeñas modificaciones para que se pueda ejecutar también una nueva instrucción, **swap**, que permite intercambiar los valores de dos registros. La instrucción sigue el formato tipo R en el que rd=rs y tiene la siguiente forma general:

- a) Obtén las acciones a realizar en cada ciclo de reloj mediante lenguaje de transferencia de registros (por ejemplo: PC ← PC +4) así como el valor de las señales de control que se activarán en la ejecución de la nueva instrucción. Intenta que la instrucción se ejecute con el menor número posible de ciclos de reloj. (0,8 puntos)
- b) ¿Influyen los cambios realizados en la ruta de datos en el diseño de la unidad de control en la ejecución del resto de las instrucciones?. Es decir, ¿cambiarán las acciones a realizar en cada ciclo y la activación de las señales de control? Razona la respuesta (Considera que las instrucciones que se pueden ejecutar en la ruta de datos son swap, add, sub, lw, sw y beq) (0,4 puntos)

·¦·

Ap. Correus 99




Figura 2. Ruta de datos multiciclo modificada

UNIVERSITAT D'ALACANT

UNIVERSIDAD DE ALICANTE

DPTO DE TECNOLOGÍA INFORMÁTICA Y COMPUTACIÓN DPNT DE TECNOLOGIA INFORMÁTICA I COMPUTACIO

### funct Formatos de instrucción shamt despl 5 ヒ ピ 2 2 do do do $\alpha$




Figura 1. Ruta de datos monociclo y tabla de señales de control a rellenar.

. :



# Estructuras de Computadores – (34010)

Examen (4 de Julio de 2017)

Pregunta 1. (2 puntos)

Obtener el resultado de la operación A+B y AxB en el formato IEEE 754 de los siguientes números representados en este formato. Para obtener el resultado especificar los pasos seguidos utilizando el algoritmo de suma y multiplicación estudiado para números representados en el IEEE 754. Expresar el resultado en hexadecimal:

1001 A

A = 0x41982000

B=0xBE8C0000

Pregunta 2. (2 puntos)

- a) Describe dos métodos en los que puede estar basada la implementación de una unidad de control (1 punto).
- b) Describe el algoritmo LRU. Teniendo en cuenta que la memoria cache tiene 6 líneas, aplica el algoritmo a las siguientes referencias a bloques: 1,2,3,4,2,1,5,6,2,1,2,3,7,6,8,2,1,9,3,6 (1 punto).

Pregunta 3. (2 puntos)

Un computador posee una CPU de 19 bits de bus de direcciones y de 32 bits de longitud de palabra y señal de lectura/escritura:  $R/\overline{W}$  Se desea conectar esta CPU a una memoria con las siguientes características:

• 128K x 32 de memoria ROM situada en las primeras posiciones (empezando en 00000H) de la memoria del computador.

256K x 32 de memoria RAM situada a continuación de la ROM del computador.

Se dispone de los siguientes tipos de chips de memoria para elegir:

RAM	ROM
256K x 1	64K x 32
128K x 8	128K x 4
32K x 16	
Selección chip RAM: CS Señal de Lectura RAM: <i>OE</i> Señal de Escritura: <i>WE</i>	Selección chip ROM: $\overline{CS}$ Señal de Lectura ROM: $\overline{OE}$

Se pide:


- a) Diseñar el mapa de memoria descrito <u>utilizando el menor número de chips posible</u> de entre los que aparecen en el cuadro anterior. (1 pto.)
- b) Realizar el diagrama de conexiones completo de la CPU y la memoria según la especificación, utilizando sólo 1 decodificador y las puertas lógicas necesarias. (1 pto.)

Pregunta 4. (2 puntos)

El circuito de la figura representa uno de los ocho elementos que conforman un desplazador lógico construido con multiplexores para trabajar con datos de tamaño byte. En concreto, el correspondiente al bit O<sub>4</sub>. El desplazador utiliza las entradas de selección del multiplexor (C<sub>2</sub>,C<sub>1</sub>,C<sub>0</sub>) para indicar el número de lugares a desplazar utilizando notación en complemento a 2. Un valor positivo colocado en ellas indica directamente el número de lugares a desplazar a la izquierda; un valor negativo indica la cantidad a desplazar a la derecha. Si colocamos en las entradas (I<sub>7</sub>,I<sub>6</sub>,I<sub>5</sub>,I<sub>4</sub>,I<sub>3</sub>,I<sub>2</sub>,I<sub>1</sub>,I<sub>0</sub>) el valor 11011011, indica razonadamente (en otro caso no se valorará) qué valor obtendríamos en bit O<sub>4</sub> de la salida y a que entrada I<sub>x</sub> corresponde para los siguientes casos:

a) C<sub>2</sub>,C<sub>1</sub>,C<sub>0</sub> = 001 (c) b) C<sub>2</sub>,C<sub>1</sub>,C<sub>0</sub> = 111 (c) c) C<sub>2</sub>,C<sub>1</sub>,C<sub>0</sub> = 101

Realiza un circuito con puertas lógicas que realice la misma función que el multiplexor y que lo pueda sustituir.





Pregunta 5. (2 puntos)

**5.1** (0.8 puntos) El código de operación de las instrucciones lw, sw y beq es respectivamente 0x23, 0x2B y 0x04. Suponiendo que el contenido del registro Contador de Programa es 2000<sub>10</sub>, muestra lo que ocurrirá en la ruta de datos monociclo de la figura 1 con la instrucción que se va a ejecutar. Para ello rellena las partes del diagrama señaladas con el símbolo ? con los valores **en decimal** que contendrán. Si no se conoce el valor, coloca una **X**.

Considera que toda la memoria de datos está iniciada a cero y que el contenido de los registros (en decimal) y de la memoria de instrucciones (en hexadecimal) es el siguiente:

										Memoria		
				R	egistro	s				Dirección	Valor	
\$0	\$1	\$2	\$3	\$12	\$13	\$15	\$16	\$20	\$31	199610	0x21EF0004	
0	1	-2	32	4	100	19	26	-32	-1	200010	0xADAF0008	
										200440	0v8C431010	

Indica también el valor de las señales de control para que se ejecute la instrucción.

**5.2.-** (1.2 puntos) En la figura 2 se muestra la ruta de datos multiciclo del MIPS a la que se han realizado unas pequeñas modificaciones para que se pueda ejecutar también una nueva instrucción, **Ldoble** que permite leer los datos de dos posiciones consecutivas de la memoria y guardarlos en dos registros especificados. La instrucción sigue el formato tipo R y tiene la siguiente forma general:

Ldoble rt, rd, rs # rt
$$\leftarrow$$
 M[rs];  
# rd $\leftarrow$ M[rs + 4];

- a) Obtén las acciones a realizar en cada ciclo de reloj mediante lenguaje de transferencia de registros (por ejemplo: PC ← PC +4) así como el valor de las señales de control que se activarán en la ejecución de la nueva instrucción. Intenta que la nueva instrucción se ejecute con el menor número posible de ciclos de reloj. (1 punto)
- b) ¿Cambiarán las acciones a realizar o las señales de control que se han de activar en cada ciclo de reloj para la instrucción Lw?. (0,2 puntos)

Public Generales Semano

