Лабораторная работа №2	M3136	2022
Моделирование схем в Verilog	Панюхин Никита Константинович	

Цель работы: построение кэша и моделирование системы "процессор-кэш-память" на языке описания Verilog.

Инструментарий и требования к работе: используемый язык: SystemVerilog, компиляция и симуляция: Icarus Verilog 12.

Описание: аналитически решить данную в условии задачу (найти процент кэшпопадания и длительность выполнения программы в тактах); построить и отладить модуль кэша на языке Verilog, после чего запустить на нём поставленную задачу и сравнить полученные результаты с аналитическим решением.

Вариант: 1

Вычисление недостающих параметров системы

Параметры из условия для варианта №1:

- Ассоциативность: **САСНЕ WAY = 2**
- Размер тэга адреса: CACHE_TAG_SIZE = 10 бит
- Размер кэш-линии (полезных данных): CACHE_LINE_SIZE = 16 байт
- Кол-во кэш-линий: **CACHE_LINE_COUNT = 64**
- Размер памяти: MEM SIZE = 512 Кбайт

Вычислим остальные параметры:

• Размер кэша:

• Кол-во наборов кэш-линий:

• Размер индекса в наборе кэш-линий:

CACHE_SET_SIZE =
$$log_2(CACHE_SETS_COUNT)$$
 = $log_2(32)$ = 5 бит

• Размер смещения:

CACHE_OFFSET_SIZE =
$$log_2(CACHE_LINE_SIZE)$$
 = $log_2(16 \, Gaf mt)$ = 4 бит

• Размер адреса:

CACHE_ADDR_SIZE =
$$log_2(\text{MEM_SIZE})$$
 = $log_2(512 \cdot 1024\,\text{байт})$ = 19 бит

Размер частей адреса кэша:

	tag	set	offset
	CACHE_TAG_SIZE	CACHE_SET_SIZE	CACHE_OFFSET_SIZE
Размер	10 бит	5 бит	4 бита
	19 бит		

Таблица №1 – Интерпретация адреса кэшем

Отсюда получим размеры шин А1 и А2:

- ADDR1_BUS_SIZE = $max(CACHE_TAG_SIZE + CACHE_SET_SIZE, CACHE_OFFSET_SIZE) = <math>max(10 + 5, 7) = 15$ бит
- ADDR2_BUS_SIZE = CACHE_TAG_SIZE + CACHE_SET_SIZE = 15 бит

Размеры шин C1 и C2, очевидно, равны логарифму от максимального значения сигнала на них, то есть $log_2(7+1)=3$ и $log_2(3+1)=2$ соответственно.

Все параметры системы указаны в файле src/parameters.sv

Аналитическое решение задачи

Аналитическое решение было выполнено с помощью кода на языке Python (находится в файле "Analytical solution/solution.py").

Поскольку в задаче требуется лишь посчитать количество кэш-попаданий и суммарное число тактов работы программы, можно смоделировать лишь часть процессов, достаточную для получения ответа. Так, например, можно опустить все операции с памятью и значениями переменных, поскольку, записанные в память (Mem) не влияют на оба требуемых ответа. Также, поскольку в задаче нет вызовов операции read32, упрощается операция read_bytes — байты данных передаются одновременно в такт с командой $C1_RESPONSE$, и считать дополнительный такт не надо $[\rightarrow]$.

В остальном, программа на питоне полностью повторяет программу на Verilog, смысл большинства задержек подписан в коде. В некоторых местах требуется подождать изменения значения синхронизации (например, команда отправляется по спаду СLК и принимается по фронту СLК, см. соотв. соглашение), для этого используется функция Cache.wait_clk

В результате получаем следующие ответы:

Total time: 4785493.0 tacts

Cache hits: 228080/249600 = 91.38%

Моделирование заданной системы на Verilog

Поскольку условие лабораторной допускает множество вариаций и отклонений при решении, были использованы некоторые соглашения. Далее они будут помечаться значком «>».

Идеология кода без числовых констант:

Изначально планировалось написать код так, чтобы он работал при любом варианте условия, то есть с использованием синтаксиса констант, нежели напрямую вставкой числовых значений в код. Однако позже пришлось отказаться от некоторых из констант, из-за чего итоговый код напрямую зависит от ассоциативности (CACHE_WAY = 2) и размера шин D1 и D2 (DATA_BUS_SIZE = 16 бит). Все остальные параметры, теоретически, изменяемы без нарушения работоспособности программы.

Составные части (модули):

Было решено совместить CPU с testbench. Кэш и модуль памяти (MemCTR вместе с хранящимися данными Mem) хранятся в отдельных файлах src/cache.sv и src/mem.sv

соответственно. Остальные файлы содержат константы и общие функции, которые используются во всей программе.

Общение модулей по шине:

Для удобства обе шины были разделены на 3 части (команда, адрес и данные), каждая из которых состоит из проводов и имеет заданную ширину. Все провода шин подключаются к модулям на вход и выход (inout) для простоты. Владение шиной устроено следующий образом: модуль, который владеет шиной, устанавливает в регистр (reg), соединённый с проводом (assign), значение. На противоположном конце другой модуль читает данные с провода. При этом модуль, который в данный момент не владеет шиной, устанавливает на ней высокоимпедансное состояние ('z). Пример для A1:

```
testbench.sv
wire[ADDR1_BUS_SIZE-1:0] A1_WIRE;
reg[ADDR1_BUS_SIZE-1:0] A1 = 'z; assign A1_WIRE = A1;
A1 = 100; // Отправка значения 100 по шине A1

cache.sv

module Cache(
  inout[ADDR1_BUS_SIZE-1:0] A1_WIRE);
  reg[ADDR1_BUS_SIZE-1:0] A1 = 'z; assign A1_WIRE = A1;
  req_tag = A1_WIRE >> CACHE_SET_SIZE; // Чтение данных с шины
```

Тайминги и синхронизация:

Данные на шине меняются при CLK = 0 (по спаду, negedge), а принимаются на другой стороне при CLK = 1 (по фронту, posedge)

Следуя этому соглашению, модуль ставит значение в регистр шины при CLK = 0 и читает данные с провода при CLK = 1. Для ожидания ответа используются конструкции wait($CLK == 1 & C2_RESPONSE$), которые ждут не только изменения команды на шине, но и правильного такта синхронизации, после чего продолжают работу.

Для каждой задачи (task) в коде подписано время входа и выхода (если её время работы ненулевое), таком образом в каждый момент времени легко понять, какое сейчас значение CLK.

В результате, написанная система, при передаче сигнала RESPONSE от MemCTR к кэшу, а затем сразу к CPU (например, при операции INVALIDATE_LINE или WRITE), тратит один лишний такт, который можно избежать, усложнив логику владения проводами и "перенаправляя" сигнал C2_REPONSE сразу в C1_RESPONSE на том же такте, на котором он

был послан. В данный момент в коде присутствует задержка в 1 такт между этими командами.

Передача данных по шинам D1 и D2 – кодирование в little-endian:

➤ Данные в памяти и кэш линиях хранятся в формате big-endian

Это соглашение было принято из-за удобства понимания человеком хранящихся значений при дебаге. По условию, данные должны отправляться в little-endian, поэтому их нужно кодировать. Как было сказано ранее, размер шин данных принимается константой равной 16 бит или 2 байта. Кодирование двух байт в формате little-endian происходит следующим образом: байты просто меняются местами. Первые 8 бит шины данных содержат значение второго байта, а вторые 8 бит — первого. Здесь также полагается, что "начало" (лево) у регистра а размера N находится в a[N-1], а "конец" (право) в a[0], что соответствует способу побитовой печати регистра. В коде это выглядит следующим образом:

```
task send_bytes_D1(input [7:0] byte1, input [7:0] byte2);
  D1[15:8] = byte2; D1[7:0] = byte1;
endtask

task receive_bytes_D1(output [7:0] byte1, output [7:0] byte2);
  byte2 = D1_WIRE[15:8]; byte1 = D1_WIRE[7:0];
endtask
```

Устройство кэша – политика замещения (LRU):

Следуя политике Least Recently Used, для вытеснения выбирается линия, которая дольше всего не использовалась. Поскольку мы принимаем параметр ассоциативности константой, равной двум, достаточно хранить лишь 1 бит (LRU_bit) для каждой линии — в се́те всего две линии и та, у которой этот бит равен 0, не использовалась дольше другой.

При чтении и записи по заданному адресу определяется линия, над которой происходит операция. В конце операции этой линии устанавливается LRU_bit равный 1, а соседней линии в сете — бит 0.

Отладка:

Модель была отлажена на четырёх тестовых случаях (INVALIDATE_LINE при найденной линии и не найденной, READ32 в обоих и WRITE32 также в обоих случаях). Логи тестов можно посмотреть в папке tests.

Для отладки используется глобальная переменная DEBUG_MODE доступная в файле $src/common.sv^{[\rightarrow]}$, а также связка конструкции `log и функции \$display. Для показа текущего такта для человека при дебаге используется равенство CLK = \$time % 2 из-за

особенностей запуска функции always на параметрах с приставкой posedge/negedge – если выводить просто CLK, то значение будет немного отличаться.

Помимо описанного в отчёте, в коде присутсвуют комментарии, которые поясняют технические аспекты реализации

Воспроизведение задачи на Verilog

Для упрощения кода задержка в 1 такт использовалась после каждой итерации цикла, то есть на 1 раз больше, чем если бы она использовалась между итерациями (как задано в условии). Это допущение использовалось также в аналитическом решении и не влияет на сравнение ответов.

В целом моделирование задачи не представляло никакой сложности, так как использовало уже отлаженные вызовы команд READ и WRITE. В результате были получены следующий ответы:

Total time: 4785493 tacts

Cache hits: 228080/249600 = 91.38%

Сравнение полученных результатов

Ответ аналитического решения на Python и решения с помощью модели кэша на Verilog сошёлся. Учитывая, что моделируемая задача состоит в перемножении двух матриц, высокий процент кэш-попаданий вполне реалистичен.

Стоит заметить, что аналитическое решение было написано после основного, вследствие чего уже были известны точные значения задержек, которые нужно выставить в коде. Аналитическое решение проще в понимании, меньше в объёме, но всё ещё показывает, как изнутри устроена система.

Листинг кода

testbench.sv

```
`include "src/common.sv"
`include "src/parameters.sv"
`include "src/commands.sv"
`include "src/statistics.sv"
`include "src/cache.sv"
`include "src/mem.sv"
// `define assert(signal, value) \
//
     if (signal !== value) begin \
       $display("ASSERTION FAILED in %m: signal != value"); \
//
//
       $finish; \
//
     end
module cache test;
  reg CLK = 0,
      RESET = 0,
      C DUMP = 0
      M DUMP = 0;
  always #1 CLK = ~CLK;
 wire[ADDR1 BUS SIZE-1:0] A1 WIRE;
  wire[ADDR2 BUS SIZE-1:0] A2 WIRE;
  wire[DATA BUS SIZE-1:0] D1 WIRE;
 wire[DATA_BUS_SIZE-1:0] D2_WIRE;
  wire[CTR1 BUS SIZE-1:0] C1 WIRE;
 wire[CTR2 BUS SIZE-1:0] C2 WIRE;
  `map bus1; // Initialize wires
  Cache Cache_instance(CLK, A1_WIRE, D1_WIRE, C1_WIRE, A2_WIRE, D2_WIRE, C2_WIRE,
RESET, C DUMP);
  MemCTR Mem_instance(CLK, A2_WIRE, D2_WIRE, C2_WIRE, RESET, M_DUMP);
 task wait_response;
    #2 `close bus1;
    wait(CLK == 1 && C1_WIRE == C1_RESPONSE);
  endtask
  // For testing
  reg[CACHE TAG SIZE-1:0] tag;
  reg[CACHE_SET_SIZE-1:0] set;
  reg[CACHE OFFSET SIZE-1:0] offset;
  reg[CACHE ADDR SIZE-1:0] address;
  task send bytes D1(input [7:0] byte1, input [7:0] byte2);
    `log $display("CPU: Sending byte: %d = %b", byte1, byte1);
    `log $display("CPU: Sending byte: %d = %b", byte2, byte2);
    D1[15:8] = byte2; D1[7:0] = byte1;
  endtask
```

```
task receive bytes D1;
    `log $display("CPU: Received byte: %d = %b", D1 WIRE[7:0], D1 WIRE[7:0]);
    `log $display("CPU: Received byte: %d = %b", D1_WIRE[15:8], D1_WIRE[15:8]);
  endtask
  // initial begin
   // $dumpfile("dump.vcd"); $dumpvars;
   // ----- Test C1 INVALIDATE LINE -----
   // tag = 1; // 0 - found, 1 - not found
   // set = 2;
   // offset = 3;
   // address = tag;
   // address = (((address << CACHE SET SIZE) + set) << CACHE OFFSET SIZE) + offset;</pre>
   // $display("Testbench: sending C1 INVALIDATE LINE, A1 = %b|%b|%b\n", tag, set,
offset);
   // // Передача команды и первой части адреса
   // `log $display("<Sending C1 and first half of A1>");
   // C1 = C1 INVALIDATE LINE;
   // A1 = `discard_last_n_bits(address, CACHE_OFFSET_SIZE);
   // #2;
   // // Передача второй части адреса
   // `log $display("<Sending second half of A1>");
   // A1 = `last n bits(address, CACHE OFFSET SIZE);
   // // Завершение взаимодействия
   // wait response();
   // `log $display("CPU received C1 RESPONSE");
   // ----- Test C1 READ8/16/32 ------
-----
   // tag = 1;
   // set = 2;
   // offset = 3;
   // address = tag;
   // address = (((address << CACHE SET SIZE) + set) << CACHE OFFSET SIZE) + offset;</pre>
   // $display("Testbench: sending C1 READ32, A1 = %b|%b|%b\n", tag, set, offset);
   // // Прочитаем один и те же данные два раза - во второй раз не должно быть
похода в память
   // for (int iteration = 0; iteration < 2; ++iteration) begin
        // Передача команды и первой части адреса
   //
        `log $display("<Sending C1 and first half of A1>");
   //
   //
        C1 = C1 READ32;
        A1 = `discard last n bits(address, CACHE OFFSET SIZE);
   //
   //
        #2
        // Передача второй части адреса
   //
   //
        `log $display("<Sending second half of A1>");
        A1 = `last n bits(address, CACHE OFFSET SIZE);
   //
        // Завершение взаимодействия
   //
   //
        wait response();
        `log $display("CPU received C1_RESPONSE");
   //
```

```
//
       for (int bbytes start = 0; bbytes start < 32 / 8; bbytes start += 2) begin
         receive bytes D1();
   //
   //
         if (bbytes start + 2 < CACHE LINE SIZE) #2; // Ждать надо везде, кроме
последней передачи данных
   //
       end
       $display("\n-----\n", iteration);
   //
   // end
   // ----- Test C1 WRITE8/16/32 -----
-----
   // tag = 1;
   // set = 2;
   // offset = 3;
   // address = tag;
   // address = (((address << CACHE SET SIZE) + set) << CACHE OFFSET SIZE) + offset;</pre>
   // $display("Testbench: sending C1 WRITE32, A1 = %b|%b|%b\n", tag, set, offset);
   // // Прочитаем один и те же данные два раза - во второй раз не должно быть
похода в память
   // for (int iteration = 0; iteration < 2; ++iteration) begin</pre>
       // Передача команды, первой части адреса и первой части данных
       `log $display("<Sending C1 and first half of A1>");
   //
       C1 = C1 WRITE32;
   //
   //
       A1 = `discard_last_n_bits(address, CACHE_OFFSET_SIZE);
       D1[15:8] = 200; D1[7:0] = 124;
   //
   //
       #2
   //
       // Передача второй части адреса и второй части данных
       `log $display("<Sending second half of A1>");
   //
   //
       A1 = `last n bits(address, CACHE OFFSET SIZE);
       D1[15:8] = 37; D1[7:0] = 5;
   //
       // Завершение взаимодействия
   //
   //
       wait response();
   //
       `log $display("CPU received C1_RESPONSE");
   //
       $display("\n-----\n", iteration %0d finished ----\n", iteration);
   //
       #3;
   // end
   // -----
   // DUMP everything and finish
   // #3;
   // C DUMP = 1;
   // M DUMP = 1;
   // #3 $finish;
 // end
 // ------ Actual task --------
-----
 // ----- READ8/16/32 -----
```

```
task common_read(input int address, input int command);
  // `log $display("CPU sending READ command");
  C1 = command;
  A1 = `discard last n bits(address, CACHE OFFSET SIZE);
  #2 A1 = `last n bits(address, CACHE OFFSET SIZE);
  wait_response();
endtask
task read8(input int address, output [7:0] result);
  common read(address, C1 READ8);
  result = D1; // byte 1
  #1; // Wait for CLK -> 0
endtask
task read16(input int address, output [15:0] result);
  common read(address, C1 READ16);
  result[15:8] = D1[7:0]; // byte 1
  result[7:0] = D1[15:8]; // byte 2
  #1; // Wait for CLK -> 0
endtask
task read32(input int address, output [31:0] result);
  common read(address, C1 READ32);
  result[31:24] = D1[7:0]; // byte 1
  result[23:16] = D1[15:8]; // byte 2
  #2;
  result[15:8] = D1[7:0]; // byte 3
  result[7:0] = D1[15:8]; // byte 4
  #1; // Wait for CLK -> 0
endtask
// ----- WRITE8/16/32 -----
task common write(input int address, input int command);
  // `log $display("CPU sending WRITE command");
  C1 = command;
  A1 = `discard last n bits(address, CACHE OFFSET SIZE);
  #2 A1 = `last n bits(address, CACHE OFFSET SIZE);
  wait response();
  #1; // Wait for CLK -> 0
endtask
task write8(input int address, input [7:0] data);
    common write(address, C1 WRITE8);
    D1 = data; // byte 1
  join
endtask
task write16(input int address, input [15:0] data);
    common write(address, C1 WRITE16);
    begin
      D1[7:0] = data[15:8]; // byte 1
      D1[15:8] = data[7:0]; // byte 2
    end
  join
endtask
task write32(input int address, input [31:0] data);
```

```
fork
      common write(address, C1 WRITE32);
      begin
        D1[7:0] = data[31:24]; // byte 1
        D1[15:8] = data[23:16]; // byte 2
        #2;
        D1[7:0] = data[15:8]; // byte 3
        D1[15:8] = data[7:0]; // byte 4
      end
    join
  endtask
  localparam M = 64; // #define M 64
  localparam N = 60; // #define N 60
  localparam K = 32; // #define K 32
  // reg[7:0] a[M][K]; // int8 a[M][K]; - 1 byte
  // reg[15:0] b[K][N]; // int16 b[K][N]; - 2 bytes
 // reg[31:0] c[M][N]; // int32 b[K][N]; - 4 bytes
  int pa, pb, pc, s, tmp_mul, tmp_pa_k, tmp_pb_x;
  int a = 0,
      b = M * K,
      c = b + 2 * K * N;
  initial begin
   #2 pa = a;
                                              // int8 *pa = a;
   #2 pc = c;
                                               // int32 *pc = c;
                                              // for (int y = 0; y < M; y++) {
    for (int y = 0; y < M; ++y) begin
      for (int x = 0; x < N; ++x) begin
                                              //
                                                   for (int x = 0; x < N; x++) {
        #2 pb = b;
                                                      int16 *pb = b;
                                               //
        #2 s = 0;
                                               //
                                                      int32 s = 0;
        for (int k = 0; k < K; ++k) begin
                                               //
                                                      for (int k = 0; k < K; k++) {
          read8(pa + k, tmp pa k);
          read16(pb + 2 * x, tmp pb x);
          #12 s += tmp pa k * tmp pb x;
                                               //
                                                        s += pa[k] * pb[x];
          #2 pb += 2 * N;
                                               //
                                                        pb += N;
                                               //
                                                      }
        #2; end
       write32(pc + 4 * x, s);
                                               //
                                                      pc[x] = s;
      #2; end
                                               //
                                                    }
                                                   pa += K;
      #2 pa += K;
                                               //
      #2 pc += 4 * N;
                                              //
                                                   pc += N;
    #2; end
                                              // }
    #2; // Выход из функции
    $display("Total time: %0d tacts", $time / 2);
    $display("Cache hits: %0d/%0d = %0.2t%%", cache_hits, cache_hits + cache_misses,
real'(cache hits) * 100 / (cache hits + cache misses));
    $finish;
    // $display();
    // #10 C DUMP = 1;
    // #10 M DUMP = 1;
```

```
// #10 $finish;
  end
  // initial #10000 $finish;
  always @(CLK) begin
    `log $display("C1 WIRE = %d, C2 WIRE = %d", C1 WIRE, C2 WIRE);
endmodule
src/cache.sv
module Cache (
  input CLK,
  inout[ADDR1 BUS SIZE-1:0] A1 WIRE,
  inout[DATA BUS SIZE-1 :0] D1 WIRE,
  inout[CTR1 BUS SIZE-1:0] C1 WIRE,
  inout[ADDR2 BUS SIZE-1:0] A2 WIRE,
  inout[DATA BUS SIZE-1 :0] D2 WIRE,
  inout[CTR2 BUS SIZE-1 :0] C2 WIRE,
  input RESET,
  input C DUMP
);
  `map bus1; `map bus2; // Initialize wires
  // Cache system
  reg[7:0] data [CACHE_SETS_COUNT] [CACHE_WAY] [CACHE_LINE_SIZE];
  reg[7:0] tags [CACHE SETS COUNT] [CACHE WAY];
  bit LRU bit [CACHE SETS COUNT] [CACHE WAY],
      valid
            [CACHE SETS COUNT] [CACHE WAY],
              [CACHE SETS COUNT] [CACHE WAY];
      dirty
  // For storing A1 parts
  reg[CACHE TAG SIZE-1:0] req tag;
  reg[CACHE SET SIZE-1:0] reg set;
  reg[CACHE OFFSET SIZE-1:0] req offset;
  // Internal variables
  bit listening bus1 = 1;
  reg[7:0] write buffer [4]; // Max is WRITE32 = 4 bytes
  int found line;
  // Initialization & RESET
  task reset line(int set, int line);
    LRU bit[set][line] = 0;
    valid[set][line] = DEBUG MODE ? 1 : 0;
    dirty[set][line] = DEBUG_MODE ? 1 : 0;
    tags[set][line] = DEBUG MODE ? 0 :'x;
    for (int bbyte = 0; bbyte < CACHE LINE SIZE; ++bbyte) // Optional
      data[set][line][bbyte] = DEBUG_MODE ? ($random(SEED) >> 16) : 'x;
  endtask
  task reset;
```

```
for (int set = 0; set < CACHE SETS COUNT; ++set)</pre>
     for (int line = 0; line < CACHE WAY; ++line)</pre>
       reset line(set, line);
  endtask
  initial reset();
  always @(posedge RESET) reset();
 // Dumping
  always @(posedge C DUMP)
   for (int set = 0; set < CACHE SETS COUNT; ++set) begin</pre>
     $display("Set #%0d", set);
     for (int line = 0; line < CACHE WAY; ++line) begin
       $write("Line #%0d (%0d): ", line, set * CACHE WAY + line);
       for (int bbyte = 0; bbyte < CACHE LINE SIZE; ++bbyte) $write("%b ",
data[set][line][bbyte]);
       $display("|
                    TAG:%b | V:%b | D:%b | LRU:%b", tags[set][line],
valid[set][line], dirty[set][line], LRU_bit[set][line]);
     $display();
   end
 // ----- Main logic ------
  // Передаём и получаем данные в little-endian, то есть вначале (слева) идёт второй
байт ([15:8]), потом (справа) первый ([7:0])
 // Тогда D = (второй байт, первый байт) -> второй байт = D2[15:8], первый байт =
D2[7:0]
 task send bytes D1(input [7:0] byte1, input [7:0] byte2);
    `log $display("Cache: Sending byte: %d = %b", byte1, byte1);
    `log $display("Cache: Sending byte: %d = %b", byte2, byte2);
   D1[15:8] = byte2; D1[7:0] = byte1;
 endtask
 task send bytes D2(input [7:0] byte1, input [7:0] byte2);
    `log $display("Cache: Sending byte: %d = %b", byte1, byte1);
    `log $display("Cache: Sending byte: %d = %b", byte2, byte2);
   D2[15:8] = byte2; D2[7:0] = byte1;
  endtask
 task receive bytes D1(output [7:0] byte1, output [7:0] byte2);
    byte2 = D1 WIRE[15:8]; byte1 = D1 WIRE[7:0];
 endtask
 task receive_bytes_D2(output [7:0] byte1, output [7:0] byte2);
    byte2 = D2 WIRE[15:8]; byte1 = D2 WIRE[7:0];
 endtask
 // Parses A1 bus to A1 parts + finds valid line corresponding to these parts
 task parse A1; // Called on CLK = 1, return: CLK = 1
    req tag = `discard last n bits(A1 WIRE, CACHE SET SIZE);
    req_set = `last_n_bits(A1_WIRE, CACHE_SET_SIZE);
   #2 reg offset = A1 WIRE;
    `log $display("tag = %b, set = %b, offset = %b", req_tag, req_set, req_offset);
   found line = -1;
```

```
for (int test_line = 0; test_line < CACHE_WAY; ++test_line)</pre>
      if (valid[req set][test line] == 1 && tags[req set][test line] == req tag)
found line = test line;
  endtask
  task read line from MEM(input [CACHE TAG SIZE-1:0] tag, input [CACHE SET SIZE-1:0]
set, input int line); // Called on CLK = 0, return: CLK = 1
    `log $display("Reading line from MemCTR");
    tags[req set][found line] = tag;
   C2 = C2 READ LINE;
   A2[CACHE_TAG_SIZE+CACHE_SET_SIZE-1:CACHE_SET_SIZE] = tag;
    A2[CACHE SET SIZE-1:0] = set;
    #2 `close bus2;
    wait(CLK == 1 && C2 WIRE == C2 RESPONSE);
    `log $display("Cache received C2 RESPONSE");
    for (int bytes start = 0; bytes start < CACHE LINE SIZE; bytes start += 2) begin
      receive_bytes_D2(data[set][line][bytes_start], data[set][line][bytes_start +
1]);
            $display("Cache:
                              Wrote
                                      bvte
                                             %d =
                                                     %b to data[%0d][%0d][%0d]",
data[set][line][bytes start], data[set][line][bytes start], set, line, bytes start);
      `log $display("Cache: Wrote byte
                                            %d = %b to data[%0d][%0d][%0d]",
data[set][line][bytes start + 1], data[set][line][bytes start + 1], set, line,
bytes start + 1);
      if (bytes_start + 2 < CACHE_LINE_SIZE) #2; // Ждать надо везде, кроме последней
передачи данных
    end
    valid[set][line] = 1;
    dirty[set][line] = 0;
  endtask
  task write line to MEM(input [CACHE SET SIZE-1:0] set, input int line); // Called
on CLK = 0, return: CLK = 1
   C2 = C2 WRITE LINE;
    A2[CACHE TAG SIZE+CACHE SET SIZE-1:CACHE SET SIZE] = tags[set][line];
    A2[CACHE SET SIZE-1:0] = set;
    for (int bytes_start = 0; bytes_start < CACHE_LINE_SIZE; bytes_start += 2) begin</pre>
      send bytes D2(data[set][line][bytes start], data[set][line][bytes start + 1]);
      if (bytes_start + 2 < CACHE_LINE_SIZE) #2; // Ждать надо везде, кроме последней
передачи данных
    end
    #1 `close bus2;
   wait(CLK == 1 && C2 WIRE == C2 RESPONSE);
    `log $display("Cache received C2 RESPONSE");
  endtask
  task invalidate_line(input [CACHE_SET_SIZE-1:0] set, input int line); // Called
on CLK = 0, return: CLK = 0
```

```
`log $display("Invalidating line: set = %b, line = %0d | D: %0d", set, line,
dirty[set][line]);
    // Если линия Dirty, то нужно сдампить её содержимое в Мет
    if (dirty[set][line]) write line to MEM(set, line);
    // reset_line(set, line); // Правильнее будет сделать valid[set][line] = 0, но
так проще тестировать
    valid[set][line] = 0;
    #1: // Wait for CLK -> 0
  endtask
  task find spare line; // Called on CLK = 0, return: CLK = 0
    // Сначала ищем пустую линию
    for (int test line = 0; test line < CACHE WAY; ++test line)</pre>
      if (valid[req set][test line] == 0) found line = test line;
    // Если таковой не нашлось, то по LRU берём самую давнюю занятую (LRU bit = 0) и
инвалидируем
    if (found line == -1) begin
      for (int test line = 0; test line < CACHE WAY; ++test line)</pre>
        if (LRU bit[req set][test line] == 0) found line = test line;
      invalidate line(req set, found line);
    end
  endtask
  task handle c1 read(int read bits); // Called on CLK = 1
    `log $display("Cache: C1_READ%0d, A1 = %b", read bits, A1 WIRE);
    listening bus1 = 0; parse A1();
   #1 C1 = C1 NOP;
    if (found_line == -1) begin
      `log $display("Line not found, finding spare one");
      ++cache misses;
      #(CACHE MISS DELAY - 4);
      find spare line();
      read_line_from_MEM(req_tag, req_set, found line);
    end else begin
      `log $display("Found line #%0d", found line);
      ++cache hits;
      #(CACHE HIT DELAY - 5);
    end
    LRU bit[req set][found line] = 1;
    LRU bit[req set][!found line] = 0;
   #1 C1 = C1 RESPONSE;
    case (read bits)
      8: send_bytes_D1(data[req_set][found_line][req_offset], 0);
                                send bytes D1(data[req set][found line][req offset],
data[req_set][found_line][req_offset + 1]);
```

```
32: begin
        send bytes D1(data[req set][found line][req offset],
data[req set][found line][req offset + 1]);
                send_bytes_D1(data[req_set][found_line][req_offset +
                                                                                2],
data[req set][found line][req offset + 3]);
      end
    endcase
    #2 `close bus1; listening bus1 = 1;
  endtask
  task handle c1 write(int write bits); // Called on CLK = 1
    `log $display("Cache: C1 WRITE%0d, A1 = %b", write bits, A1 WIRE);
    listening bus1 = 0;
    fork // duration: 2 tacks
      parse A1();
      case (write bits)
           receive bytes D1(write buffer[0], write buffer[1]); // Second byte is
just a placeholder
        16: receive bytes D1(write buffer[0], write buffer[1]);
       32: begin
          receive bytes D1(write buffer[0], write buffer[1]);
          #2 receive_bytes_D1(write_buffer[2], write_buffer[3]);
        end
      endcase
    join
    #1 C1 = C1 NOP;
    if (found line == -1) begin
      log $display("Line not found, finding spare one");
      ++cache misses;
      #(CACHE MISS DELAY - 4);
      find spare line();
      read line from MEM(req tag, req set, found line);
    end else begin
      `log $display("Found line #%0d", found line);
      ++cache hits;
     #(CACHE HIT DELAY - 5);
    end
    dirty[req set][found line] = 1;
    LRU_bit[req_set][found_line] = 1;
    LRU bit[req set][!found line] = 0;
    for (int i = 0; i < write bits / 8; i += 1) begin
      data[req set][found line][req offset + i] = write buffer[i];
            $display("Cache: Wrote byte %d = %b to data[%0d][%0d][%0d]",
write_buffer[i], write_buffer[i], req_set, found_line, req_offset + i);
    end
```

```
#1 C1 = C1 RESPONSE;
    #2 `close bus1; listening bus1 = 1;
  endtask
  always @(posedge CLK) begin
    if (listening_bus1) case (C1_WIRE)
      C1 NOP: begin `log $display("Cache: C1 NOP"); end
      C1 READ8: handle c1 read(8);
      C1 READ16: handle c1 read(16);
      C1 READ32: handle c1 read(32);
      C1 WRITE8: handle c1 write(8);
      C1 WRITE16: handle c1 write(16);
      C1 WRITE32: handle c1 write(32);
      C1 INVALIDATE LINE: begin
         log $display("Cache: C1 INVALIDATE LINE, A1 = %b", A1 WIRE);
        listening_bus1 = 0; parse_A1();
        #1 C1 = C1_NOP;
        if (found line == -1) begin
          $display("Line not found");
          #(CACHE_HIT_DELAY - 4); // Для реалистичности поставим задежку между
C1 INVALIDATE LINE и отправкой данных/C1 RESPONSE равную САСНЕ HIT DELAY тактов
        end else begin
          $display("Found line #%0d", found line);
          invalidate line(req set, found line);
        end
        C1 = C1 RESPONSE;
        `log $display("Cache: Sending C1_RESPONSE");
        #2 `close bus1; listening bus1 = 1;
      end
    endcase
  end
endmodule
src/commands.sv
typedef enum {
  C1 NOP,
  C1 READ8,
  C1_READ16,
  C1 READ32,
  C1_INVALIDATE_LINE,
  C1 WRITE8,
  C1 WRITE16,
  C1 WRITE32
} C1_COMMANDS; // CPU <-> Cache (BUS 1)
localparam C1 RESPONSE = 7;
```

```
typedef enum {
  C2 NOP,
  C2 RESPONSE,
  C2 READ LINE,
  C2 WRITE LINE
               // Cache <-> Mem (BUS 2)
} C2 COMMANDS;
src/common.sv
// Tools
`define discard last n bits(register, n) (register >> n)
`define first n bits(register, n) `discard last n bits(register, $size(register) -
`define last_n bits(register, n) (register & ((1 << n) - 1))</pre>
`define log \
     if (DEBUG_MODE == 1) $write("[%3t | CLK=%0d] ", $time, $time % 2); \ // CLK =
$time % 2 representation works much better, more suitable for debugging
     if (DEBUG MODE == 1) // $display(...)
// BUSes
`define map bus1 \
  reg[ADDR1_BUS_SIZE-1:0] A1 = 'z; assign A1_WIRE = A1; \
  reg[DATA BUS SIZE-1 :0] D1 = 'z; assign D1 WIRE = D1; \
  reg[CTR1 BUS SIZE-1 :0] C1 = 'z; assign C1 WIRE = C1;
`define map_bus2 \
  reg[ADDR2 BUS SIZE-1:0] A2 = 'z; assign A2 WIRE = A2; \
  reg[DATA_BUS_SIZE-1 :0] D2 = 'z; assign D2_WIRE = D2; \
  reg[CTR2 BUS SIZE-1 :0] C2 = 'z; assign C2 WIRE = C2;
`define close bus1 C1 = 'z; A1 = 'z; D1 = 'z;
`define close bus2 C2 = 'z; A2 = 'z; D2 = 'z;
localparam DEBUG MODE = 0;
src/mem.sv
module MemCTR (
  input CLK,
  inout[ADDR2 BUS SIZE-1:0] A2 WIRE,
  inout[DATA BUS SIZE-1:0] D2 WIRE,
  inout[CTR2 BUS SIZE-1:0] C2 WIRE,
  input RESET,
  input M DUMP
);
  `map bus2; // Initialize wires
  reg[7:0] ram [MEM SIZE];
  reg[CACHE_ADDR_SIZE-1:0] address;
  bit listening bus2 = 1;
  // Initialization & RESET
```

```
task intialize ram;
   for (int i = 0; i < MEM SIZE; ++i) ram[i] = $random(SEED) >> 16;
 endtask
  always @(RESET) intialize ram();
  initial begin
    intialize ram();
   // $display("RAM:");
   // for (memory pointer = 0; memory pointer < 100; memory pointer += 1)</pre>
        $display("[%2d] %d", memory pointer, ram[memory pointer]);
   // $display();
 end
 // Dumping
  always @(posedge M_DUMP)
   for (int i = 0; i < 100; ++i) // 100 for testing, should be MEM SIZE (warning:
MEM SIZE ~= 500'000, you don't want to print this)
     $display("Byte %2d: %d = %b", i, ram[i], ram[i]);
 // ----- Main logic ------
-----
 task send_bytes_D2(input [7:0] byte1, input [7:0] byte2);
   D2[15:8] = byte2; D2[7:0] = byte1;
 endtask
 task receive bytes D2(output [7:0] byte1, output [7:0] byte2);
   byte2 = D2 WIRE[15:8]; byte1 = D2 WIRE[7:0];
 endtask
 task parse A2;
    address = A2 WIRE; address <<= CACHE OFFSET SIZE;
 endtask
  always @(posedge CLK) begin
    if (listening bus2) case (C2 WIRE)
     C2 NOP: begin `log $display("MemCTR: C2 NOP"); end
     C2 READ LINE: begin
       `log $display("MemCTR: C2 READ LINE, A2 = %b", A2 WIRE);
       listening bus2 = 0; parse A2();
       #1 C2 = C2 NOP;
       #(MEM CTR DELAY - 3);
       #1 C2 = C2 RESPONSE;
       `log $display("MemCTR: Sending C2_RESPONSE");
       for (int bytes start = 0; bytes start < CACHE LINE SIZE; bytes start += 2)</pre>
begin
         send bytes D2(ram[address], ram[address + 1]);
         `log $display("MemCTR: Sent byte %d = %b from ram[%b]", ram[address],
ram[address], address);
         ++address;
         `log $display("MemCTR: Sent byte %d = %b from ram[%b]", ram[address],
ram[address], address);
```

```
++address;
          if (bytes_start + 2 < CACHE_LINE_SIZE) #2; // Ждать надо везде, кроме
последней передачи данных
        end
        #2 `close bus2; listening bus2 = 1;
      end
     C2 WRITE LINE: begin
        `log $display("MemCTR: C2 WRITE LINE, A2 = %b", A2 WIRE);
        listening bus2 = 0; parse A2();
        fork
          #(MEM CTR DELAY - 2); // С одной стороны ждём MEM CTR DELAY тактов до
отправки C2 RESPONSE, а с другой параллельно читаем и пишем данные
          begin
            for (int bytes start = 0; bytes start < CACHE LINE SIZE; bytes start +=
2) begin
              receive_bytes_D2(ram[address], ram[address + 1]);
              `log $display("MemCTR: Wrote byte %d = %b to ram[%b]", ram[address],
ram[address], address);
              ++address;
              `log $display("MemCTR: Wrote byte %d = %b to ram[%b]", ram[address],
ram[address], address);
              ++address;
              if (bytes start + 2 < CACHE LINE SIZE) #2; // Ждать надо везде, кроме
последней передачи данных
           end
            C2 = C2 NOP;
          end
        join
       #1 C2 = C2 RESPONSE;
        `log $display("MemCTR: Sending C2 RESPONSE");
       #2 `close bus2; listening bus2 = 1;
      end
    endcase
  end
endmodule
src/parameters.sv
// Given parameters
localparam CACHE WAY = 2;
localparam CACHE_TAG_SIZE = 10;
                                  // [бит]
localparam CACHE LINE SIZE = 16;
                                   // [байт] 16 байт
localparam CACHE LINE COUNT = 64;
localparam MEM_SIZE = 512 * 1024;
                                  // [байт] 512 Кбайт
// Calculated parameters
localparam CACHE_SIZE = 1024;
                                   // [байт] CACHE LINE SIZE × CACHE LINE COUNT
localparam CACHE_SETS_COUNT = 32; //
                                             CACHE LINE COUNT / CACHE WAY
localparam CACHE SET SIZE = 5;
                                   // [бит] log(CACHE SETS COUNT)
localparam CACHE OFFSET_SIZE = 4; // [бит]
                                             log(CACHE LINE SIZE)
```

```
localparam CACHE_ADDR_SIZE = 19; // [бит] log(MEM_SIZE)
// BUS sizes
localparam ADDR1 BUS SIZE = 15; // [бит]
localparam ADDR2 BUS SIZE = 15; // [бит]
localparam DATA BUS SIZE = 16; // [бит] по условию
localparam CTR1_BUS_SIZE = 3; // [бит], так как команды 0..7
localparam CTR2 BUS SIZE = 2;
                                // [бит], так как команды 0..3
// Memory initialization seed
int SEED = 225526;
// Delays (*2 because CLK changes every #1, so 1 -> 0 -> 1 equals #2)
localparam CACHE HIT DELAY = 4 * 2;
localparam CACHE_MISS_DELAY = 6 * 2;
localparam MEM CTR DELAY = 100 * 2;
src/statistics.sv
int cache hits = 0;
int cache misses = 0;
Analytical solution\parameters.py
# Copy of src/parameters.sv
# Given parameters
CACHE WAY = 2
CACHE TAG SIZE = 10
CACHE LINE SIZE = 16
CACHE LINE COUNT = 64
MEM SIZE = 512 * 1024
# Calculated parameters
CACHE_SIZE = 1024
CACHE SETS COUNT = 32
CACHE SET SIZE = 5
CACHE OFFSET SIZE = 4
CACHE ADDR SIZE = 19
# BUS sizes
ADDR1 BUS SIZE = 15
ADDR2 BUS SIZE = 15
DATA BUS SIZE = 16
CTR1 BUS SIZE = 3
CTR2 BUS SIZE = 2
# Memory initialization seed
SEED = 225526
# Delays
CACHE HIT DELAY = 4
CACHE MISS DELAY = 6
MEM CTR DELAY = 100
```

Analytical solution\solution.py

```
from parameters import *
TIME = 0
class CacheLine:
    tag = None
    LRU bit = 0
    valid = dirty = False
class Cache:
    def init (self):
        self.lines = [[CacheLine() for in range(CACHE WAY)] for
                                                                                 in
range(CACHE_SETS_COUNT)]
        self.hits = self.misses = 0
        self.read8 = self.read16 = lambda addr: self.access(addr)
        self.write32 = lambda addr: self.access(addr, True)
    def wait_clk(self, clk_value):
        global TIME
        if (TIME % 1) * 2 != clk_value:
            TIME += 0.5
    def read line from MEM(self, tag, sset, line):
        global TIME
       self.lines[sset][line].tag = tag
        self.wait clk(1)
       TIME += MEM CTR DELAY
        for bbytes start in range(0, CACHE LINE SIZE, 2):
           TIME += 1
        TIME -= 1
        self.lines[sset][line].valid = True
        self.lines[sset][line].dirty = False
    def write_line_to_MEM(self):
       global TIME
        self.wait clk(1)
        TIME += MEM CTR DELAY # MemCTR
   def find_valid_line(self, tag, sset):
        for line in range(CACHE WAY):
            if self.lines[sset][line].valid and self.lines[sset][line].tag == tag:
                return line
    def invalidate_line(self, sset, line):
       global TIME
        if self.lines[sset][line].dirty:
            self.write line to MEM()
```

```
self.lines[sset][line].valid = False
       TIME += 0.5
    def find spare line(self, sset):
       global TIME
       for line in range(CACHE WAY):
           if not self.lines[sset][line].valid:
               return line
       for line in range(CACHE WAY):
           if self.lines[sset][line].LRU bit == 0:
               self.invalidate line(sset, line)
               return line
    def access(self, addr, is write=False):
       global TIME
       self.wait_clk(0) # To send command
       self.wait clk(1) # To receive command
       # req_offset = addr % (2 ** CACHE_OFFSET_SIZE)
       addr = addr >> CACHE OFFSET SIZE
       req tag = addr >> CACHE SET SIZE
       req set = addr % (2 ** CACHE SET SIZE)
       found line = self.find valid line(req tag, req set)
       TIME += 1 # parse A1
       TIME += 0.5 # C1 NOP
       if found line is None:
           self.misses += 1
           TIME += CACHE MISS DELAY - 2
           found line = self.find spare line(reg set)
           self.read line from MEM(req tag, req set, found line)
       else:
           self.hits += 1
           TIME += CACHE HIT DELAY - 2.5
       if is write:
           self.lines[req set][found line].dirty = True
       self.lines[req set][found line].LRU bit = 1
       self.lines[req set][not found line].LRU bit = 0
       TIME += 0.5 # C1 RESPONSE
       # B READ send bytes не нужен, так как посылаем либо 8, либо 16 бит,
одновременно с C1_RESPONSE
       self.wait clk(1)
       TIME += 0.5 # // Wait for CLK -> 0
cache = Cache()
# ------ Actual task ------
```

```
def assign(value):
    global TIME
    TIME += 1
    return value
def add(target, value):
    global TIME
    TIME += 1
    return target + value
M = 64
                   # #define M 64
N = 60
                   # #define N 60
K = 32
                   # #define K 32
a = 0
                  # int8 a[M][K];
b = M * K # int16 b[K][N];
c = b + 2 * K * N # int32 c[M][N];
pa = assign(a)
pc = assign(c)
for y in range(M):
    for x in range(N):
       pb = assign(b)
        s = assign(0)
        for k in range(K):
           cache.read8(pa + k)
           cache.read16(pb + 2 * x)
           TIME += 5 + 1 + 1 умножение и 1 сложение
           pb = add(pb, 2 * N)
           TIME += 1 # end of "for"
        cache.write32(pc + 4 * x)
       TIME += 1 # end of "for"
    pa = add(pa, K)
    pc = add(pc, 4 * N)
    TIME += 1 # end of "for"
TIME += 1 # end of function
print(f"Total time: {TIME} tacts")
print("Cache hits: {}/{} = {}%".format(
    cache.hits, cache.hits + cache.misses,
    round(cache.hits * 100 / (cache.hits + cache.misses), 2) if cache.hits +
cache.misses else 0
))
```