ĐẠI HỌC QUỐC GIA THÀNH PHỐ HÒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN KHOA KỸ THUẬT MÁY TÍNH



HỌ VÀ TÊN: NGUYỄN QUỐC TRƯỜNG AN – 21521810

LÓP: CE213.011.2

GIẢNG VIÊN HƯỚNG DẪN: HỒ NGỌC DIỄM

TP. HÒ CHÍ MINH – Tháng 11 năm 2023

BÀI THỰC HÀNH SỐ 3

I. Mục tiêu

- Hiểu và tự thiết kế được máy trạng thái bất kì (FSM)
- Hiện thực thiết kế bằng ngôn ngữ mô tả phần cứng HDL (Verilog)
- Mô phỏng trên phần mềm Quartus, ModelSim và nạp trên Kit DE2

II. Chuẩn bị thực hành


- Sinh viên phải chuẩn bị code Verilog cho tất cả các câu trong phần nội dung thực hành và nộp cho GVHD vào đầu buổi học.
- Sinh viên nào không có bài chuẩn bị được xem là vắng buổi học hôm đó.
- Bài chuẩn bi được tính vào điểm bài báo cáo của Lab.

III. Nội dung thực hành

Câu 1: Sử dụng Verilog HDL thiết kế một mạch tuần tự theo mô hình máy trạng thái có chức năng phát hiện hai chuỗi cụ thể của ngõ vào, cụ thể là bốn số 1 liên tiếp hoặc bốn số 0 liên tiếp. Mạch có một ngõ vào x và một ngõ ra z. Bất cứ khi nào x = 1 hoặc x = 0 trong bốn xung đồng hồ liên tiếp, giá trị của z = 1; mặt khác, z = 0. Cho phép chuỗi ngõ vào được chồng lấp nhau (overlapped), tức là nếu x = 1 trong năm xung clock liên tiếp thì ngõ ra z sẽ bằng 1 sau xung thứ tư và thứ năm.

Sử dụng công tắc SW0 trên bo Altera DE2 làm ngõ vào x, LEDG0 làm ngõ ra z và nút ấn KEY0 làm xung clock được áp dụng thủ công. Mô phỏng hoạt động của mạch và kiểm tra chức năng của mạch trên board DE2.

a) State diagram



Ý tưởng: Ta thực hiện máy trạng thái theo kiểu **Moore**, gồm **9 trạng thái** có ý nghĩa như sau:

- RESET: Hệ thống sẽ được reset về trạng thái RESET khi có tín hiệu rstn ở mức thấp,
 z = 0
- **S0:** Ngõ vào x = 0 lần 1, chuỗi liên tiếp lúc này là 0, z = 0
- **S00:** Ngõ vào x = 0 lần 2, chuỗi liên tiếp lúc này là 00, z = 0
- **S000:** Ngõ vào x = 0 lần 3, chuỗi liên tiếp lúc này là 000, z = 0
- **S0000:** Ngõ vào x = 0 lần 4, chuỗi liên tiếp lúc này là 0000, z = 1
- S1: Ngõ vào x = 1 lần 1, chuỗi liên tiếp lúc này là 1, z = 0
- S11: Ngõ vào x = 1 lần 2, chuỗi liên tiếp lúc này là 11, z = 0
- S111: Ngõ vào x = 1 lần 3, chuỗi liên tiếp lúc này là 111, z = 0
- S1111: Ngõ vào x = 1 lần 4, chuỗi liên tiếp lúc này là 1111, z = 1

b) Code

```
2
3
                           rstn,
 4
                           clk
5
                           );
 6
7
        parameter [3:0] RESET = 0;
8
        parameter [3:0] S0 = 1;
9
        parameter [3:0] S00 = 2;
10
        parameter [3:0] S000 = 3;
11
       parameter [3:0] S0000 = 4;
12
       parameter [3:0] S1 = 5;
13
       parameter [3:0] S11 = 6;
14
        parameter [3:0] S111 = 7;
15
        parameter [3:0] S1111 = 8;
16
17
        output z;
18
19
        input w;
20
        input rstn;
21
        input clk;
22
23
        reg [3:0] present state;
24
        reg [3:0] next state;
25
26 ⊟
       always @(*) begin
27
28
   case (present state)
29
30
              RESET: next state = w ? S1 : S0;
31
32
              S0: next state = w ? S1 : S00;
33
34
              S00: next state = w ? S1 : S000;
35
```

```
36
               S000: next state = w ? S1 : S0000;
37
               S0000: next state = w ? S1 : S0000;
38
39
               S1: next_state = w ? S11 : S0;
40
41
42
               S11: next_state = w ? S111 : S0;
43
44
               S111: next state = w ? S1111 : S0;
45
               S1111: next state = w ? S1111 : S0;
46
47
            endcase
48
49
50
         end
51
         always @(posedge clk or negedge rstn) begin
52
53
            if(!rstn)
54
               present_state <= RESET;</pre>
55
56
57
58
               present state <= next state;</pre>
59
60
         end
61
         assign z = ((present state == S0000) || (present state == S1111)) ? 1'b1 : 1'b0;
62
63
     endmodule
64
```


Chương trình code theo kiểu behavior được chia làm 3 phần như sau:

- Phần **Next State**: Từ dòng 26-50


- Phần **Present State**: Từ dòng 52-60

- Phần **Output**: Từ dòng 62


b) Netlist



b) Simulation




Câu 2: Hiện thực mạch báo đèn giao thông như mình hoạ trong Hình 3.1. Các đèn giao thông được đặt ở ngã tư giao nhau của một trục đường hướng bắc-nam và một trục đường hướng đông-tây. Tập các đèn giao thông được thể hiện trong Bảng 3.1 và giản đồ chuyển trạng thái cho các đèn trên hai trục Bắc-Nam và Đông-Tây được biểu diễn trong Hình 3.2.



Hình 3.1 - Sáu đèn Led thể hiện đèn giao thông trên hai trục đường

Bảng 3.1 – Các trạng thái đèn giao thông

State	North - South	East - West	Delay (sec.)
0	Green	Red	5
1	Yellow	Red	1
2	Red	Red	1
3	Red	Green	5
4	Red	Yellow	1
5	Red	Red	1



Hình 3.2 - Giản đồ chuyển trạng thái điều khiển đèn giao thông

Sử dụng đèn LED trên board DE2 để hiển thị các đèn Đỏ, Xanh, Vàng; CLOCK_50 để kiểm soát thời gian của mạch. Viết chương trình và kiểm tra chức năng của mạch trên board DE2.

a) Code


```
⊟module div 50MHz clock (clk 1Hz,
 2
                               clk 50MHz,
 3
                               reset n
 4
 5
 6
         output clk_1Hz;
         input clk_50MHz;
 8
 9
         input reset n;
10
11
         reg clk_1Hz;
12
         reg [24:0] count;
13
14
         always @(posedge clk 50MHz or negedge reset n) begin
15
    16
17
            if(!reset n) begin
    18
               count \leq 0;
               clk 1Hz <= 0;
19
20
21
            end
22
23
            else if(count < 25000000) begin
    24
25
               count <= count + 1;
26
27
               end
28
29
    else begin
30
31
               count \leq 0;
32
               clk 1Hz <= ~clk 1Hz;
33
34
            end
```

```
35
 36
         end
 37
      endmodule
 38
 39
 40
     ⊟module traffic light (north south,
 41
 42
                            east_west,
 43
                            rstn.
 44
                            clk 50MHz
 45
 46
         parameter S0 = 0;
 47
 48
         parameter S1 = 1;
 49
         parameter S2 = 2;
 50
         parameter S3 = 3;
 51
         parameter S4 = 4;
 52
         parameter S5 = 5;
 53
 54
         output [2:0] north south;
 55
         output [2:0] east west;
 56
 57
         input rstn;
 58
         input clk_50MHz;
 59
 60
         reg [2:0] present state;
 61
         reg [2:0] next state;
 62
         reg [2:0] time_sec;
 63
         reg change;
 64
 65
         wire clk_1Hz;
 66
          div_50MHz_clock clock_1Hz(.clk_1Hz(clk_1Hz),
 67
     68
                                     .clk_50MHz(clk_50MHz),
 69
                                      .reset n(rstn)
 70
                                     );
 71
 72
     always @(*) begin
 73
 74
     case (present state)
 75
 76
     S0: begin
 77
                      change = (time_sec == 4) ? 1 : 0;
 78
                      next_state = (time_sec == 4) ? S1 : S0;
 79
 80
 81
                S1: begin
     82
                      change = 1;
                      next_state = S2;
 83
 84
 85
                S2: begin
 86
     87
                      change = 1;
 88
                      next_state = S3;
 89
 90
 91
                S3: begin
     92
                      change = (time sec == 4) ? 1 : 0;
 93
                      next state = (time sec == 4) ? S4 : S3;
 94
                   end
 95
 96
     S4: begin
 97
                      change = 1;
 98
                      next_state = S5;
 99
100
```


```
101
               S5: begin
102
                     change = 1;
103
                     next state = S0;
104
                   end
105
106
            endcase
107
108
         end
109
110
         always @(posedge clk 1Hz or negedge rstn) begin
111
112
            if(!rstn) begin
               present state <= S0;
113
114
               time sec <= 0;
115
116
117
           else begin
     118
119
               present state <= next state;
120
121
               if (change)
122
                  time sec <= 0;
123
124
125
                  time sec <= time sec + 1;
126
127
            end
128
129
         end
130
131
         assign north south = (present state == S0) ? 3'b010 :
132
                               (present state == S1) ? 3'b001 : 3'b100;
133
134
         assign east west = (present state == S3) ? 3'b010 :
                             (present state == S4) ? 3'b001 : 3'b100;
135
136
137 endmodule
```

Ý tưởng: Ta thực hiện code theo kiểu behavior, để tạo ra xung clock có tần số 1Hz từ xung clock có tần số 50MHz, ta thực hiện qua bộ chia tần số. Ta dùng biến đếm từ 0-24.999.999, ứng với 25.000.000 thì ta thực hiện đảo clk_1Hz 1 lần sẽ tạo ra được clock có tần số 1Hz. Tiếp đến, để thực hiện delay 1s và 5s, ta lần lượt cho biến đếm qua 1 xung và 5 xung clock thì mới chuyển trạng thái, từ đó có được thời gian delay giữa các trạng thái mong muốn.

b) Netlist




c) Simulation



Câu 3:

a) State diagram




- Các trạng thái S0, S2, S4, S6 ứng với 4 trạng thái của ký tự thuộc 2 kiểu (xung ngắn hoặc xung dài)
- Các trạng thái còn lại ứng với khoảng nghỉ giữa 2 xung (xung ngắn hoặc xung dài)

b) Code

```
⊟module morse encoder (morse,
 2
                                  clk,
 3
                                  SW.
 4
                                  KEY,
 5
                                  present_state
 6
 7
          parameter s0 = 0;
 8
 9
          parameter S1 = 1;
10
          parameter S2 = 2;
11
          parameter S3 = 3;
12
          parameter S4 = 4;
13
          parameter S5 = 5;
14
          parameter S6 = 6;
15
          parameter S7 = 7;
          parameter A = 0;
16
17
          parameter B = 1;
18
          parameter C = 2;
19
          parameter D = 3;
20
          parameter E = 4;
21
          parameter F = 5;
          parameter G = 6;
22
23
          parameter H = 7;
24
          parameter LONG = 3;
25
          parameter SHORT = 1;
          parameter SNAP = 1;
26
27
28
          output morse;
29
          output [2:0] present_state;
30
31
          input clk;
32
          input [2:0] SW;
33
          input [1:0] KEY;
34
35
       reg [2:0] present state;
       reg [2:0] next_state;
36
37
       reg [2:0] char;
38
       reg [1:0] time_sec;
39
       reg change;
40
       always @(*) begin
41 F
42
43
  ė
          case (present_state)
44
45
   S0: begin
46
                  next_state = ((char == A || char == E || char == F || char == H) || (time_sec == 2)) ? S1 : S0;
47
                  change = ((char == A || char == E || char == F || char == H) || (time sec == 2)) ? 1 : 0;
48
49
50
   Ė
            S1: begin
51
                  next_state = S2;
52
                  change = 1;
53
54
55
   Ė
            S2: begin
56
   next_state = ((char == B || char == C || char == D || char == F || char == H)
57
                              || ((char == A || char == G) && time sec == 2)
                              || (char == E)) ? S3 : S2;
58
59
   \Box
                  change = ((char == B || char == C || char == D || char == F || char == H)
60
                          || ((char == A || char == G) && time sec == 2)
61
                          || (char == E)) ? 1 : 0;
62
               end
63
64
   S3: begin
65
                  next state = S4;
66
                  change = 1;
67
               end
68
```

```
S4: begin
                         change = ((char == B || char == D || char == H)
                                    || ((char == C || char == F) && time_sec == 2)
|| (char == E || char == A || char == G)) ? 1 : 0;
                   S5: begin
                         next_state = S6;
                         change = 1;
 81
                      end
 82
 83
84
85
                  S6: begin
                          next_state = ((char == B || char == C || char == F || char == H) || (char == A || char == D || char == E || char == G)) ? S7 : S6;
                         change = ((char == B || char == D || char == H)
|| ((char == C || char == F) && time_sec == 2)
      Ė
 86
 87
                                     || (char == E || char == A)) ? 1 : 0;
 88
89
90
                      end
                   S7: begin
 91
                         next_state = S0;
 92
                          change = 1;
 93
94
                      end
 95
               endcase
 96
 97
 98
           always \emptyset (posedge clk or negedge KEY[0] or negedge KEY[1]) begin
 99 ⊟
      101
               if(!KEY[0]) begin
103
104
105
                  time_sec <= 0;
present_state <= S0;
char <= SW;</pre>
107
108
               else if(!KEY[1]) begin
109
110
                  time_sec <= 0;
present_state <= S0;</pre>
111
113
114
115
              end
else begin
116
117
118
119
                  present_state <= next_state;</pre>
                  if (change)
120
121
                     time_sec <= 0;
122
123
                     time sec <= time sec + 1;
124
125
              end
126
127
128
129
       assign morse = (present_state == S0 || present_state == S2 && char != E || present_state == S4 && char != A && char != E || present_state == 2 S6 && char != A && char != D && char != E && char != G) ? 1 : 0;
130
131 endmodule
```

c) Netlist



d) Simulation

