ĐẠI HỌC QUỐC GIA THÀNH PHỐ HÒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN KHOA KỸ THUẬT MÁY TÍNH



BÁO CÁO BÀI THỰC HÀNH LAB2

HỌ VÀ TÊN: NGUYỄN QUỐC TRƯỜNG AN – 21521810

LÓP: CE213.011.2

GIẢNG VIÊN HƯỚNG DẪN: HỒ NGỌC DIỄM

TP. HÒ CHÍ MINH – Tháng 10 năm 2023

BÀI THỰC HÀNH SỐ 2

I. Mục tiêu

- Trong bài thực hành này, sinh viên sẽ dùng procedural assignment để thiết kế các mạch đếm (Counter) và mạch định thời (Timer).
- Thực hành sử dụng LPM (Library of Parameterized Modules) của Altera http://quartushelp.altera.com/14.1/master.htm#mergedProjects/hdl/mega/mega_list_mega_lpm.htm

II. Chuẩn bị thực hành

- Sinh viên phải chuẩn bị code Verilog cho tất cả các câu trong phần nội dung thực hành và nộp cho GVHD vào đầu buổi học.
- Sinh viên nào không có bài chuẩn bị được xem là vắng buổi học hôm đó.
- Bài chuẩn bị được tính vào điểm bài báo cáo của Lab.


III. Nội dung thực hành

Câu 1:


1.1: Thiết kế bộ đếm 4-bit

```
⊟module T ff (q,
 2
                    clock,
3
                    Т,
 4
                    clear
 5
 6
 7
         output q;
8
9
         input clock;
10
         input T;
         input clear;
11
12
13
         reg q;
14
15
         always @(posedge clock or negedge clear) begin
16
17
            if (!clear)
18
               q = 0;
19
20
            else if (T)
21
               q = \sim q;
22
23
            else
24
               q = q;
25
26
         end
27
     endmodule
28
```

```
29
30
     Emodule counter 4bit (Q,
31
                                      Clock,
32
                                      Enable,
33
                                      Clear
34
35
            output [3:0] Q;
36
37
38
            input Clock;
            input Enable;
39
            input Clear;
40
41
42
            reg T in1;
43
            reg T in2;
44
            reg T_in3;
45
           \label{eq:total_total_total} \texttt{T\_ff t0 (.q(Q[0]), .clock(Clock), .T(Enable), .clear(Clear));}
46
           T_ff t1 (.q(Q[1]), .clock(Clock), .T(T_in1), .clear(Clear));
T_ff t2 (.q(Q[2]), .clock(Clock), .T(T_in2), .clear(Clear));
T_ff t3 (.q(Q[3]), .clock(Clock), .T(T_in3), .clear(Clear));
47
48
49
50
51
           always @(*) begin
52
53
                T in1 = Enable & Q[0];
54
                T in2 = T in1 & Q[1];
55
                T_{in3} = T_{in2} & Q[2];
56
57
            end
58
59
       endmodule
60
```




b) Simulation




1.2: Thiết kế bộ đếm 4-bit như trong câu 1.1, nhưng mô tả ở mức Behavior a) Code

```
1
    □module counter_behavior (Q,
 2
                                Clock,
                                Enable,
 3
                                Clear
 4
 5
                                );
 6
 7
         output [3:0] Q;
 8
 9
         input Clock;
10
         input Enable;
         input Clear;
11
12
13
         reg [3:0] Q;
14
15
         always @(posedge Clock or negedge Clear) begin
16
17
            if(!Clear)
18
               Q \ll 0;
19
20
            else if(Enable)
21
               Q \le Q + 1;
22
23
         end
24
25
     endmodule
```

b) Netlist




b) Simulation





Câu 3: 3.1 Thiết kế mạch đếm BCD 0 đến 9 sao cho giá trị bộ đếm tăng lên 1 khi có cạnh lên của xung clock

```
module Seven Segment Decoder (hex,
 2
                                     bin
 3
                                     );
 4
 5
        output [6:0] hex;
 6
 7
        input [3:0] bin;
 8
 9
        reg [6:0] hex;
10
        always @(*) begin
11
    12
13
            case (bin)
   14
15
               4'b00000: hex = 7'b01111111;
16
               4'b0001: hex = 7'b0000110;
               4'b0010: hex = 7'b1011011;
17
18
               4'b0011: hex = 7'b1001111;
19
               4'b0100: hex = 7'b1100110;
20
               4'b0101: hex = 7'b1101101;
21
               4'b0110: hex = 7'b11111101;
22
               4'b0111: hex = 7'b0000111;
23
               4'b1000: hex = 7'b11111111;
               4'b1001: hex = 7'b1101111;
24
25
26
               default: hex = 7'bxxxxxxx;
27
28
            endcase
29
30
        end
31
     endmodule
32
33
```


```
⊟module counter (Q,
35
36
                      clock,
37
                      reset n
38
                      );
39
40
        output [3:0] Q;
41
42
        input clock;
43
        input reset n;
44
45
        reg [3:0] Q;
46
47
        always @(posedge clock or negedge reset n) begin
48
49
            if(!reset n)
50
               Q \ll 0;
51
52
           else if (Q >= 9)
53
               Q \ll 0;
54
55
            else
56
               Q <= Q + 1;
57
58
        end
59
     endmodule
60
    ⊟module BCD_counter (Hex,
63
                          Clock,
64
                          Reset n
65
                          );
66
67
        output [6:0] Hex;
68
69
        input Clock;
70
        input Reset n;
71
72
        wire [3:0] bcd;
73
74
        counter counter(.Q(bcd), .clock(Clock), .reset n(Reset n));
75
76
        Seven Segment Decoder encoder(.hex(Hex), .bin(bcd));
77
78
     endmodule
79
```







c) Simulation





3.2. Thiết kế mạch đếm BCD 0 đến 9 sao cho giá trị bộ đếm tăng lên 1 sau mỗi 1s

Ý tưởng thực hiện bộ chuyển đổi 50MHz sang 1Hz: Thực hiện đếm đến 25000 lần và đảo cạnh xung clock

```
⊟module div 50MHz clock (clk 1Hz,
 2
                               clk 50MHz,
                               reset_n
 3
 4
 5
         output clk 1Hz;
 6
 7
 8
         input clk_50MHz;
 9
         input reset n;
10
11
         reg clk 1Hz;
12
         reg [24:0] count;
13
         always @(posedge clk 50MHz or negedge reset n) begin
14
    15
16
            if(!reset_n) begin
    17
               count \leq 0;
18
               clk 1Hz \leftarrow 0;
19
20
21
            else if(count < 25000000) begin
    22
               count <= count + 1;</pre>
23
               end
24
25
    else begin
26
               count <= 0;
27
               clk 1Hz <= ~clk 1Hz;
28
29
30
     endmodule
31
32
```

```
module BCD_counter_1s (Hex,
                             Clock,
35
36
                             Reset_n
37
38
39
        output [6:0] Hex;
40
41
        input Clock;
        input Reset_n;
42
43
44
        wire clk_1Hz;
45
        div_50MHz_clock div_clock(.clk_1Hz(clk_1Hz), .clk_50MHz(Clock), .reset_n(Reset_n));
46
47
        BCD_counter BCD_counter(.Hex(Hex), .Clock(clk_1Hz), .Reset_n(Reset_n));
48
49
50
     endmodule
```






c) Simulation


Câu 5:


Thiết kế bộ đếm 2-digit BCD counter đếm các giá trị từ 00 đến 20. Giá trị đếm được hiển thị lên hai Led 7 đoạn (HEX0 và HEX1). Bộ đếm có thể được Reset (bất đồng bộ) về 0 khi KEY[0] được nhấn. Mỗi giá trị đếm được hiển thị trong 1s, sử dụng CLOCK_50 là giá trị xung clock tham khảo. Kiểm tra thiết kế trên board DE2.

Ý tưởng của bộ counter là lưu đồng thời 2 số đơn vị và hàng chục, tăng đơn vị sau mỗi một clock, kiểm tra nếu đơn vị vượt quá 9 thì thực hiện tăng hàng chục và đưa đơn vị về lại 0.

```
1
    module counter 20 (out0,
 3
                            Clock,
 4
                           Reset n
 5
 6
 7
         output [3:0] out0;
 8
         output [3:0] out1;
 9
10
         input Clock;
         input Reset n;
11
12
13
         reg [3:0] out0;
14
         reg [3:0] out1;
15
16 ⊟
         always @(posedge Clock or negedge Reset n) begin
17
18
             out0 <= (!Reset n) ? 0 : (out0 < 9) ? (out0 + 1) : 0;
19
             out1 <= (!Reset n) ? \frac{0}{0} : (out0 < \frac{9}{0}) ? (out1) : (out1 < \frac{2}{0}) ? (out1 + \frac{1}{0}) : \frac{0}{0};
20
21
         end
22
23
      endmodule
    ⊟module BCD_2_digit (Hex0,
26
                           Hex1,
27
                           Clock,
28
                           Reset n
29
30
         output [6:0] Hex0;
31
         output [6:0] Hex1;
32
33
34
         input Clock;
35
        input Reset n;
36
        wire clk 1Hz;
37
38
        wire [3:\overline{0}] digit0;
39
        wire [3:0] digit1;
40
        div 50MHz clock div clock(.clk 1Hz(clk 1Hz), .clk 50MHz(Clock), .reset n(Reset n));
41
42
         counter 20 counter(.out0(digit0), .out1(digit1), .Clock(clk 1Hz), .Reset n(Reset n));
43
44
45
         Seven Segment Decoder hex 0(.hex(Hex0), .bin(digit0));
46
         Seven_Segment_Decoder hex_1(.hex(Hex1), .bin(digit1));
47
     endmodule
48
```







c) Simulation

Câu 6:

Hiện thực một đồng hồ hiến thị giờ, phút, giây trong ngày. Đồng hồ sẽ thế hiện giá trị "giờ" (từ 0 đến 23) lên các led 7-đoạn HEX7-6, giá trị "phút" (từ 0 đến 60) lên các led HEX5-4, và giá trị "giây" (từ 0 đến 60) lên các led HEX3-2. Sử dụng các SW15-0 để reset lại giá trị "giờ" và "phút" cho đồng hồ.

Mạch hiện thực phải có khả năng báo lỗi hoặc không cho thiết lập các giá trị giờ, phút, giây bất hợp lý. Kiểm tra thiết kế trên board DE2.


Ý tưởng thực hiện là lưu 3 biến second, minute, hour. Thực hiện đếm thời gian và đưa qua bộ tách số hàng chục và hàng đơn vị, sau đó đưa vào bộ hiển thị led 7-segments. Thực hiện chuyển đổi clock 50MHz sang 1Hz như bài trên.

```
⊟module split_digit(out0,
                           out1.
 3
                           num
 5
 6
         output [3:0] out0;
         output [3:0] out1;
 9
         input [5:0] num;
10
         reg [3:0] out0;
11
         reg [3:0] out1;
14
         always @(*) begin
15
            out0 = (num >= 50) ? (num - 50) :
16
17
                     (num >= 40) ? (num - 40) :
                     (\text{num} >= 30) ? (\text{num} - 30) :
18
                     (\text{num} >= 20) ? (\text{num} - 20) :
19
20
                     (num >= 10) ? (num - 10) : num;
21
22
            out1 = (num >= 50) ? 5 :
23
                     (nim >= 40) ? 4 :
                     (num >= 30) ? 3 :
24
25
                     (num >= 20) ? 2 :
26
                     (num >= 10) ? 1 : 0;
27
28
         end
29
     endmodule
```

```
32 ⊟module checker(error,
33
                    hour,
34
                     minute,
35
                     second
36
                     );
37
38
        output error;
39
40
        input [5:0] hour;
41
        input [5:0] minute;
42
        input [5:0] second;
43
44
        reg error;
45
46 ⊟
       always @(*) begin
47
48
           error = (hour > 23) ? 1:
49
                    (minute > 59) ? 1 :
                    (second > 59) ? 1 : 0;
50
51
52
        end
53
54
     endmodule
    ⊟module Time Counter (hour,
57
                          minute,
58
                          second,
59
                          clock,
60
                          reset n,
61
                          config en,
62
                          hour config,
63
                          minute_config,
64
                          second config
65
66
67
        output [5:0] hour;
68
         output [5:0] minute;
69
        output [5:0] second;
70
71
        input clock;
72
         input reset n;
73
         input config en;
74
        input [5:0] hour_config;
75
         input [5:0] minute config;
76
         input [5:0] second_config;
77
78
        reg [5:0] hour;
79
        reg [5:0] minute;
80
        reg [5:0] second;
```

```
always @(posedge clock or negedge reset_n or posedge config_en) begin
 83
           second <= (!reset n) ? 0 :
 84
                                              // neu khong can reset second thi sua lai ngay cho nay
                  (config en) ? second config :
 85
                  (second < 59) ? (second + 1) : 0;
 86
 87
 88
           minute \leftarrow (!reset n) ? 0:
 89
                  (config en) ? minute config :
 90
                  (second < 59) ? minute :
 91
                  (minute < 59) ? (minute + 1) : 0;
 92
 93
           hour <= (!reset_n) ? 0 :
 94
                  (config en) ? hour config :
 95
                  (minute < 59) ? hour :
 96
                  (second < 59) ? hour :
 97
                  (hour < 23) ? (hour + 1) : 0;
 98
99
        end
100
101 endmodule
102
104 ⊟module Time CLOCK (hex0,
105
                             hex1,
106
                              hex2,
107
                              hex3,
108
                             hex4,
109
                             hex5,
110
                              error,
111
                              clock,
112
                              reset n,
113
                              config en,
114
                             hour config,
115
                             minute config,
116
                              second config);
117
118
           output [6:0] hex5;
119
           output [6:0] hex4;
120
           output [6:0] hex3;
121
           output [6:0] hex2;
           output [6:0] hex1;
122
123
           output [6:0] hex0;
124
           output error;
125
126
           input clock;
127
           input reset n;
128
           input config en;
129
           input [5:0] hour_config;
130
           input [5:0] minute config;
131
           input [5:0] second config;
132
133
           reg error;
```

```
135
         wire clk 1Hz;
136
         wire [5:\overline{0}] hour;
137
         wire [5:0] minute;
         wire [5:0] second;
138
139
         wire error checker;
140
         wire [3:0] hex_digit5;
141
         wire [3:0] hex digit4;
142
         wire [3:0] hex digit3;
         wire [3:0] hex_digit2;
143
144
         wire [3:0] hex digit1;
145
         wire [3:0] hex digit0;
146
147
         reg config en error;
148
149
150
         div_50MHz_clock div_clock(.clk 1Hz(clk 1Hz), .clk 50MHz(clock), .reset_n(reset_n));
151
152
         checker(.error(error checker), .hour(hour config), .minute(minute config), .second(second config));
153
154 ⊟
         always @(*) begin
155
156
            config en error = (~error checker) & config en;
157
            error = error checker & config en;
158
159
161 ⊟
          Time Counter Time (.hour (hour),
162
                             .minute (minute),
163
                             .second(second),
164
                             .clock(clk 1Hz),
165
                             .reset n(reset n),
166
                             .config en(config en error),
167
                             .hour_config(hour_config),
                             .minute config(minute config),
168
169
                             .second config(second config));
170
171
          split digit split hour(.out0(hex digit4), .out1(hex digit5), .num(hour));
172
          split digit split minute(.out0(hex digit2), .out1(hex digit3), .num(minute));
173
          split_digit split_second(.out0(hex_digit0), .out1(hex_digit1), .num(second));
174
175
          Seven_Segment_Decoder encoder0(.hex(hex0), .bin(hex_digit0));
176
          Seven_Segment_Decoder encoder1(.hex(hex1), .bin(hex_digit1));
          Seven_Segment_Decoder encoder2(.hex(hex2), .bin(hex_digit2));
177
178
          Seven Segment Decoder encoder3(.hex(hex3), .bin(hex digit3));
          Seven_Segment_Decoder encoder4(.hex(hex4), .bin(hex_digit4));
179
180
          Seven Segment Decoder encoder5(.hex(hex5), .bin(hex digit5));
181
182
       endmodule
183
```



c) Simulation