Ograničenja post	ojeće Sentronis hard	lverske arhitekture

Sadržaj

AD konvertor	3
Maksimalna brzina magistrale	
Nemogućnost lančanja više konvertora na jednu magistralu	
Triger – sinhronizacija	6

AD konvertor

Koristi se Texas Instruments ADS1256 AD čip.

Datasheet je dostupan na: http://www.ti.com/product/ads1256

Navedeni čip poseduje jedan AD konvertor i 8 analognih ulaza. Podaci uzorkovanja se dobavljaju preko SPI magistrale.

Maksimalna brzina magistrale

Maksimalna brzina magistrale se računa iz sledeće tabele:

TIMING CHARACTERISTICS FOR FIGURE 1

SYMBOL	DESCRIPTION		MIN	MAX	UNIT
•.	COLKii				τ _{CLKIN} (1)
11	t ₁ SCLK period			10	τ _{DATA} (2)
t _{2H}	SCLK pulse width: high				ns
12H	SCER puise width. High			9	τ_{DATA}
t _{2L}	SCLK pulse width: low		200		ns
t ₃	CS low to first SCLK: setup time ⁽³⁾				ns
t ₄	Valid DIN to SCLK falling edge: setup time				ns
t ₅	Valid DIN to SCLK falling edge: hold time				ns
t ₆	Delay from last SCLK edge for DIN to first SCLK rising edge for DOUT: RDATA, RDATAC, RREG Commands				^τ CLKIN
t ₇	SCLK rising edge to valid new DOUT: propagation delay ⁽⁴⁾			50	ns
t ₈	SCLK rising edge to DOUT invalid: hold time		0		ns
t ₉	Last SCLK falling edge to DOUT high impedance NOTE: DOUT goes high impedance immediately when CS goes high		6	10	τ _{CLKIN}
t ₁₀	CS low after final SCLK falling edge		8		τ _{CLKIN}
t ₁₁	Final SCLK falling edge of command to first SCLK rising edge of next command.	RREG, WREG, RDATA	4		τCLKIN
		RDATAC, SYNC	24		τ _{CLKIN}
		RDATAC, RESET, STANDBY, SELFOCAL, SYSOCAL, SELFGCAL, SYSGCAL, SELFCAL	Wait for	DRDY t	o go low

⁽¹⁾ τ_{CLKIN} = master clock period = 1/f_{CLKIN}. 2

Slika 1: Vremenska ograničenja ADC-a (strana 6)


Parametar f_{clkin} je definisan kristalom na analognim pločama i iznosi 7.68MHz. Iz podatka 1 i 2 (naznačeni na slici 1) dobija se <u>maksimalna brzina SPI magistrale 1.92Mbps</u>. Maksimalna brzina koju mikroprocesor podržava na tom opsegu je <u>1.312Mbps</u> te se ona usvaja za brzinu SPI magistrale.

Podaci uzorka koji izlaze iz ADC-a su veličine 3 bajta. Vreme transportovanja 3 bajta, odnosno, jednog uzorka, preko 1.312Mbps magistrale iznosi 18.3μS.

⁽²⁾ τ_{DATA} = output data period 1/f_{DATA}.

⁽³⁾ CS can be tied low.

 $^{^{(4)}}$ DOUT load = 20pF || 100k $\!\Omega$ to DGND.



Slika 2: Vremenska ograničenja za 30ksps

Sa obzirom da su svi AD konvertori povezani na jednu magistralu, jedini način da se svi kanali očitaju je da se sukcesivno pročita X kanal, zatim Y i na kraju Z kanal. Uslov za ovakvo čitanje je da su AD već sinhronizovani. Uporedo sa navedenim signalima čita se i kanal za merenje temperature analogne elektronike i treba uzeti u obzir kada se sva četiri kanala čitaju. Takav slučaj je prikazan na slici 2. Na vremenskoj osi su označeni trenuci kada treba da se započne čitanje svih tri kanala. Deadline za 30ksps je 33µS. Očigledno je da se sa ovakvom konfiguracijom probijaju vremenski rokovi i nije moguće ostvariti 30ksps.

Table 13. Settling Time vs Data Rate


DATA RATE (SPS)	SETTLING TIME (t ₁₈) (ms)
30,000	0.21
15,000	0.25
7500	0.31
3750	0.44
2000	0.68
1000	1.18
500	2.18
100	10.18
60	16.84
50	20.18
30	33.51
25	40.18
15	66.84
10	100.18
5	200.18
2.5	400.18

NOTE: f_{CLKIN} = 7.68MHz.

NOTE: One-shot mode requires a small additional delay to power up the device from standby.


Slika 3: Frekvencija uzorkovanja i vreme smirivanja (strana 20)

Na slici 3 je prikazana tabela koja definiše moguće frekvencije uzorkovanja za korišćeni AD konvertor. Vremenska ograničenja za jedan niži stepen frekvencije uzorkovanja (15 ksps) su prikazana na sledećoj slici:



Slika 4: Vremenska ograničenja za 15ksps

Vremenski uslovi ne mogu da se ispune sa 15ksps jer se probija deadline od $66\mu S$.



Slika 5: Vremenska ograničenja za 7.5ksps

Vremenski uslovi su zadovoljeni za 7.5ksps jer se ne probija deadline period od 133μS.

Nemogućnost lančanja više konvertora na jednu magistralu

SPI magistrala generalno omogućava da se nekoliko različitih SPI uređaja povežu na red (daisy-chain). Ovaj režim rada je povoljan za upotrebu DMA konvertora koji opslužuje nekoliko uređaja preko jedne magistrale. ADS1256 ne omogućava ovakav režim rada.

Triger - eksterni oscilator

Kao što je prikazano na slici 3 AD konvertor podržava uzorkovanje u navedenim diskretnim koracima. Poseduje ulaz SYNC koji može da se koristi za sinhronizaciju više konvertora, međutim, glavna namena mu nije da se koristi kao triger ulaz.

Da bi se emulirala triger funkcionalnost, AD konvertor treba da se prebaci u režim single-shot konverzije i koristi se SYNC ulaz. Promena stanja trigera sinhronizovaće AD konvertore i posle t18 vremena može da se manuelno pročita vrednost uzorka. Manuelno vreme čitanja je prikazano na sledećoj slici.




Figure 18. Data Retrieval After Synchronization

Slika 6: *Vremena uzorkovanja nakon sinhronizacije (strana 21)*

Podatak može da se pročita posle vremena t18 (specificirano u tabeli 13. *Settling Time vs Data Rate*, strana 20). Procedura čitanja podataka RDATA je prikazana na sledećoj slici:




Figure 30. RDATA Command Sequence

Slika 7: Vremena manuelnog čitanja jednog uzorka (strana 34)

Kada se saberu sva vremena navedena na slici 6 i 7 i uzmu u obzir vreme transportovanja podataka preko SPI magistrale dobija se ukupno vreme:

$$t_{trigger\ min} = \frac{(sizeof\ (data)*8)}{spi\ speed} + t_{16} + t_{17} + t_{18} + t_6$$
 (vremena su specificirana na stranama 6 i 7)

dobija se \sim 237µS što pokazuje da je maksimalna frekvencija uzorkovanja spoljašnim trigerom oko 4.2kHz. U gornjoj jednačini nisu uzeta u obzir setup vremena za opsluživanje SPI magistrale što će sniziti navedenu frekvenciju za 5 – 10%.

Treba obratiti pažnju i na izgled SYNC signala prikazan na slici 6, koji se po obliku ne podudara kako obično izgledaju triger signali. Naime, triger signali obično imaju odnos signal – pauza 50%, dok na slici signal SYNC ima vrlo kratku pauzu.