

### 1 Grundlagen Digitaltechnik II

1975: "The Moore's Low" (Gorden E. Moore, Inter Co-Founder): Anzahl Transistoren auf 1 Chip verdoppelt sich alle 2 Jahre



### 2 Digitaler Designe-Flow




#### Y-Model von Gajski

- 1. Verhaltenssicht (blau)
- ightarrow Wie muss sich das System Verhalten?
- 2. Struckturelle Sicht (rot)
- → Welche elektronische Schaltungen/Baublöcke
- 3. Physikalische Sicht (grün)
- → Wo und wie platziere ich meine Blöcke?

#### 2.1 Desigenprozess

- 1. Wichtigste Fragen:
  - Welches verhalten will der Kunde
  - Gewünschte Schnittstellen
  - Randbedingungen: Grösse, Kosten, ...
  - Soft-, Hardware oder mixed Lösung gewünscht
  - Gibt es schon etwas ähnliches auf dem Markt
  - •
- 2. Sobald der Hardwareblock bekannt ist kann man mit dem digitalen Entwurfsprozess starten
- 3. Verhalten werden Verfeinert, Algorithmen zerlegt und in Strukturelle Ebenen übersetzt



- 1. Designbeschreibung
  - $\rightarrow$  in VHDL
- 2. Synthese und Optimierung
  - → Übersetzung in generische Netzliste (noch kein timing)
- 3. Tegnologie Mapping
  - → auf real existierende Baublöcke anpassen
- 4. Place & Route
  - → Hardware wird "Programmiert" (real timing)
- 5. Simulation
  - → mit Hilfe einer Test-Bench (meistens mit einem Zeitdiagramm)

#### 3 VHDL

#### Überblick

Kreatives erkennen  $\rightarrow$  Mensch Fleissarbeit  $\rightarrow$  CAD Systeme (Computer Aided Design) "Verilog" und "SystemC" sind alternativen (Weniger verbreitet) Vorteile von VHDL:

- · Fokus auf Beschreibung des Verhaltens
- · geprägt von kreativen, erfahrungsbasierten Design
- · Realisierung von wiederverwendbaren Blöcken

#### **Charakteristische Elemente**

- · Hierarchie und Konnektivität
- · Beschreibung und Interpretation paralleler Abläufe
- · Beschreibung elektrischer Signale
- · Beschreibung des Zeitlichen Verhaltens
- · Parametisierbarkeit von Modellen

#### Geschichte

1980: DoD (US Department od Defence) beauftragt IBM, Intermetrics und TI eine gemeinsame Hardwaresprache zu definieren Namen setzt sich von VHSIC (Very High Speed Integraled Circuits) des Dod und HDL (Hardware Description Languege) zusammen

1987: DoD verzichtet auf das Exklusivrecht

ightarrow IEEE führt den STD weiter (neuster: IEEE 1076.1)

#### Eigenschaften

- · nicht "case sensitiv" Gross- Kleinschreibung
- · Identifier alphanumerisch
  - · immer mit Buchstabe beginnen
  - $\cdot$  keine "\_" am Ende oder doppelt
  - · keine Schlüsselwörter verwenden

```
1 <> -- identifier
2 [] -- Optional Element
3 {} -- kann beliebig oft
    wiederholt werden
4
```

#### 4 Key Concept I Hierarchie und konektivität

#### 4.1 Library

```
· bereits kompiliert
```

· kann Komponente und/oder Packages enthalten

Work Arbeitsbibliothek
 Std standarffunktionen
 Immer vorhanden (wird automatisch generiert)
 Std standarffunktionen
 Im IEEE 1076 spezifiziert (BIT, INTEGER,...)

· ieee Praktische Packages : z.B. std logic

PLD, ... Hersteller Lib. : Beschreibung spezifischer Elemente

```
-- deklaration der Bibliotek

library ieee;
-- Konstante aus Bibliothek lesen

<variable>:=<lilbrary_name>.<consr_name>;
-- Bibliothek sichtbar machen

use <lilbrary_name>.<package_name>.<element_name>; -- oder

use <lilbrary_name>.all;
```

#### 4.2 Entity

```
    Port : alle digitale Signale, die von aussen sichtbar sind
    Mode : in oder out - Ein- Ausgangssignale . buffer - zurückführende Ausgangssignale . inout - bidirektionale Signale z.B. Busse
    Type : bit, bit_vector, std_logic, ...
```

#### 4.3 Architecture

mögliche architecture\_names:

Behavioral : Verhaltensbeschreibung (\(\bar{a}\) hnlich wie Prog.sprachen)
 Structural : Strukturbeschreibung (Schallschema beschrieben)
 TB : Test-Bench

#### Beispiel für Structural

```
-- Deklaration

component <component name>

port (

fport_name: <port_mode><port_type>});

end component;

signal <internal_signal_name>: <sygnal_type>;

fort_name <port_mode><port_type>};

signal <internal_signal_name>: <sygnal_type>;

fort_name <port_name <port_name <port_name> => <external_signal_name>);

fort_name <port_name <port_name <port_name> => <external_signal_name>);

fort_name <port_name <port_name <port_name <port_name> => <external_signal_name>);

fort_name <port_name <port_na
```

-- Syntax

end [architecture\_name];

architecture <architecture\_name> of <entity\_name> is

{architecture\_body: concurrent actions}

[Type\_,Subtype\_,Constant\_,Signal\_,Component\_declaration]


### 5 Key Concept II Nebenläufige Prozesse und Prozessiteration

#### 5.1 Signale

#### 5.2 Nebenläufigkeit Prozesse

```
-- Definition
                                                  -- sequenzielle Anweisungen - if | -- case
                                                                                       case expression is
 [<label:] process [(<Sensitivitaetsliste>)]
                                                  if condition_a then
      -- falls keine, wait nicht vergessen
                                                      {sequential statements};
                                                                                          when choice_1
                                                                                                           => {sequential
                                                                                     3
     <Deklarationsteil> -- Prozess intern
                                                  {elsif condition_b then
                                                                                           statement):
 begin
                                                      {sequential statements};}
                                                                                           {when choice_n => {sequential
     {<sequentielle Anweisungen>}
                                                  else
                                                                                           statement};}
 end process [<lable>];
                                                      {sequential statments};
                                                                                           when others
                                                                                                           => {sequential
  -- nur Variabeln im Prozesses aenderbar Bsp.
                                                  end if;
                                                                                           statement):
 variable <var_name>: <type> [ := expr];
                                                                                     end case;
```

#### 5.3 Sequentielle Schaltung



- · FSM ähnliche Zustände wie Z-Diagramm
- · empfohlen die Übergänge mit einem CLK zu lösen

```
if CLK'event and (CLK = '1') then {} -- pos falnke ('0' neg)
```

- · Signale in synchronem Prozess auf linker Seite -> FFFIID-FIOD
- · in Sensitivitätsliste nur CLK (und RST)
- · if Anweisungen mit CLK immer am Schluss des Prozesses
- · Aufzählungstyp (z.B. für Prozessname) Anzahl Bis kann auch defieniert werden


```
type <enum_type_name> is (type_element{, type_element});
```

· hinterlegte Bits für Aufzählungstyp selber bestimmen

```
attribute <ENUM> : <ENUM_type>; -- ENUM encoding
attribute <ENUM> of <aufz_type> : type is expression
subtype <aufz_type> is <const_type>; -- constant encoding
constant <aufz_type_element> : <aufz_type> := expression
```

#### 5.4 Endliche Z-Maschinen

```
-- Prozess G = next_state_logic: Kombinatorischer Prozess
      next_state_logic: process (INP, present_state)
      begin
          {Kombinatorische Anweisungen} -- Bestimmung des next_state
      end process;
   -- Prozess Z = state_register:
      state_register: process (CLK, RST)
          {Sequentielle Anweisungen} -- Aktualisiert bei CLK den present_state
      end process;
  -- Prozess F = Output_Logic: 1. Mealy
13
      output_logic: process (INP, present_state)
14
           {output_bestimmung} -- Ausgang von IMP und present_state abhaengig
16
      end process
  -- 2. Moore
18
      output_logic: process (present_state)
20
          {output_bestimmung} -- Ausgang nur vom present_state abhaengig
21
      end process
     3. Medwedjew
23
      output_logic: OUP <= present_state;</pre>
24
```



### 6 Key Concept III Diskreter Ersatz für elektrische Signale

# use.std\_logic\_1164.all enthält folgende 2 Datentype std\_logic


- · solved logic
- · erlaubt mehrere Treiber an einem Signal. Siehe Tabelle
- → Kurzschluss Gefahr!
- · Subklasse von std\_ulogic
- · erlaubt Modellierung von Schwachen Signalen (L und H)
- · erlaubt DONT'CARES (Signalwert '-')
- · erlaubt bidirektionale Busse
- · grosser Simulationsaufwand
- · Vektorform: std\_logic\_vector

#### std\_ulogic

- · unsolved logic
- · erlaubt auch mehrere Treiber es darf aber nur einer aktiv sein
- → Kein Kurzschluss möglich
- · erkennt in der Sim. nicht initialisierte Signale bezeichnet sie als "U"
- · erlaubt Modellierung von Schwachen Signalen (L und H)
- · erlaubt DONT'CARES (Signalwert '-')
- · nur einfache Busse erlaubt
- · kleinerer Simulationsaufwand als std\_logic
- · Vektorform: std\_ulogic\_vector

#### 6.1 Busse

- · Master bestimmt welcher Slave spricht
- · Alle Teilnehmer (Slaves) können den Bus jederzeit abhören
- · Unaktive Treiber auf "Z" um den Datenverkehr nicht zu stören
- · Beschreibung des Zeitlichen Verhaltens
- · Parametisierbarkeit von Modellen



#### Treiber 'U' ,x, 'U' 'X' ,х, ,х, 'X' 'X' 'X' 'X' **'X' '0'** 'U' 'X' °0° 'X' °0° 0' 'n, °0° **'X'** ,1, ΊJ, 11 11' 11' 11 11 'X' ,х, **'X'** 'U' 'n, 11 'Z' 'W' **'X'** 77 'X' 'L' 'H' w' **W**: **'II'** 'X' 'n 111 w, 'W' 'W' **'X'** 'L' 'U' °0° 11' 'L' 'W' 'w' 'X' 'X' 'L' 'H' 'n 'X' **'**0' **'**1' 'H' w' w' 'H' 'X' ,\_, 'U' 'X' 'X' 'X' 'X' 'X' 'X' 'X' 'X'

#### 6.2 Codierungsempfehlung

Falls immer möglich (in den Übungen) std\_ulogic verwenden, obwohl in der Praxis std\_logic verbreitet ist. std\_logic ist eine Unterklasse von std\_ulogic und damit kompatibel, was aber nicht andersrum gilt! std\_logic\_vektor ist trotz Unterklasse erst seit 2008 mit std\_ulogic\_vektor kompatibel (dieser neuer STD ist noch nicht weit verbereitet!).

### 7 Arithmetick und Datentypen

## Logische Operatoren


für bit, bit\_vector, std\_(u)logic, std\_(u)logic\_vector
mit STD Library | mit ieee.numeric\_std | eee.numeric\_bit

- and, nand | · + ,
- or, nor | · signed, unsigned

xor, xnor
 not
 abs, mod, rem
 \*, /, \*\*

#### 7.1 Datentypen


```
-- Aufzaelungstyp
  type <my_type> is ({my_value_1,} my_value_n);
  type traffic_light is (rot, bruen, orange);-- Bsp.
     Physikalische Typen
  tyle PHYS_NAME is range RANGE_OF_VALUES
  units
      BASE_UNIT;
      {MULTIPLES;}
  end units
  tyle CAPACITANCE is range 0 to 1E30 -- Bsp
  units
12
      nF = 1000 pF;
      uF = 1000 nF;
14
  end units
  -- Arraytyp
16
  type ARRAY_NAME is array
       (UPPER_LIM downto LOWER_LIM) of BASE_TYPE;
18
  type VECTOR_1 is array -- Bsp
19
       (9 downto 0) of integer;
21
```




#### 8 Key Concept IV Zeitliche Darstellung bei Simulation

- · Die Simulation / Funktionstest wird mit Hilfe einer Test-Banch gemacht
- · Die Test-Banch sollte Wiederverwendbarsein
- · Test-Bench unabhängig des verwendeten verfahren des DUT
- · Um so früher ein Fehler bemerkt wird desto "billiger" ist er
- · VHDL-Simulatoren arbeiten mit einer Event-Queue (sie Bild)
- · (SPICE-Simulatoren arbeiten mit DGL → brauchen viel mehr Rechenleistung)
- · Delta-Zyklus: (auf Bild t's)
  - 1. Update Request: wartet auf Trigger
  - 2. Prozessausfürung: führt alle Prozesse aus bis zum nächsten "walt"
  - 3. Signalzuweisung: neue Signale werden zugewiesen
- · Transport-Delay: rechnet die delays der Logikgatter ein
- · Internal-Delay: simuliert die Trägheit der Elektronik

```
B <= transport A after tp; -- tp in type "time"
D <= inertial C after tp; -- "inertial " nicht noetig
```





- · In Test-Benchs werden oft Schleifen eingesetzt
- · Sie muss nicht Synthesefähig sein
- · Automatische Überprüfung mit ASSERTs
- · Eine Test-Banch sollte eine leere entity haben → keine Schnittstelle nach aussen
- · "Simuli" Eingang des DUT's, "Respons" erwartete Antwort
- · DUT "1 zu 1" aus work library

```
-- for loop
                                         -- Bsp fuer RST und CLK
[label:] for cange>
                                         rst <= '1', '0' after 150ms;
                                         CLOCK : process
    1000
    {sequential statements}
                                         begin
                                             clk <= '0':
end loop [label];
                                             wait for (PERIOD / 2);
  assert
[label:] assert condition [report
                                             clk <= '1';
                                             wait for (PERIOD / 2);
    string_expretion]
    [severity warning | error | ..];
                                         end process CLOCK;
```

## 9 Key Concept V Parametisier barkeit von Modellen

Eingangssignale (Stimuli)

Das Ziel von Parametern und Modellen ist es, dass man einen ähnlichen block wiederverwerten kann. z.B wenn man einen Zähler macht der auf 100 zählt, währe es schön wenn man den selben "Block" auch für einen der auf 230 zählt brauchen kann.

```
-- Zaehler Beispiel:
   entity count_x is
      generic (max_count : integer := 127);
               (clk, rst, ena : in std_logig;
      port
                                : out std_logic_vector
                        (integer(ceil(log2(real(max_count)))) -1 downto 0));
   end count x
   architecture RTL of count_x is
      constant word_with: integer :=(integer(ceil(log2(real(max_count)))));
      signal present_count, next_count : unsigned(word_width-1 downto 0);
13
      output_logic : oup <= std_logic_vector(present_count);</pre>
14
      next_state_logic: process(present_count_ ena)
16
      begin
18
           next_count <= present_count;</pre>
           if ((present_count = max_cpunt) and (ena = '1')) then
19
               next_count <= (others => '0');
20
21
           elsif (ena = '1') then next_count <= present_count + 1;</pre>
22
           end if:
      end process:
23
       -- Fortsetzung auf naechster Seite
```

#### 25 -- Fortsetzung: register : process(clk, rst) Fixierung von Designparameter 27 begin 28 if (rst = '1') then present\_count <= (others => '0'); Parameter zu Designzeit : Konstanten elsif (clk'event and (clk = '1')) then present\_count <=</pre> : Generic next count: Parameter zu Compilezeit end if; Parameter zu Laufzeit : Signale 31 end process;

32 end architecture RTL;

### 10 Beispiele

```
library ieee;
                                                                                 inp_tb <= '0';
  use ieee.std_logic_1164.all;
                                                                      55
  use ieee.math_real.all;
                                                                      56
                                                                                 loop
                                                                      57
                                                                                     UNIFORM(seed1, seed2, t_real);
                                                                                     t := (t_real * 0.007) * 1 sec;
  entity edgedetpos_random_tb is
                                                                      58
  end edgedetpos_random_tb;
                                                                                      wait for t;
                                                                                     inp_tb <= not inp_tb;</pre>
                                                                      60
  architecture tb of edgedetpos_random_tb is
                                                                      61
                                                                                 end loop;
       constant f : integer := 1000;
                                              -- Frequency in HZ
                                                                             end process;
                           := 1 sec / f;
       constant T : time
                                                                      63
                                                                         stimuli_oup_exp : process
                                                                      64
       component edgedetpos
                                                                             begin
                                                                      65
12
13
           port(
                                                                      66
               clk : in std_ulogic;
                                                                      67
                                                                                     oup_exp_tb <= '0';</pre>
14
                                                                                     if (nrst_tb = '0') then
               nrst : in std_ulogic;
                                                                      68
16
               inp : in std_ulogic;
                                                                      69
                                                                                          wait until (nrst_tb'event and nrst_tb = '1');
               oup : out std_ulogic
                                                                      70
                                                                                          wait until (clk_tb'event and clk_tb = '1');
           );
                                                                                      end if;
18
                                                                      71
       end component;
                                                                      72
                                                                                      if (inp_tb = '0') then
19
                                                                                          while (inp_tb = '0') loop
                                                                      73
20
       for all : edgedetpos use entity work.edgedetpos(
                                                                                              wait until (clk_tb'event and clk_tb='1');
21
                                                                      74
       behavioral);
                                                                                          end loop;
                                                                                          oup_exp_tb <= '1';</pre>
                                                                      76
22
                                                                                          wait until (clk_tb'event and clk_tb = '1');
23
       signal clk_tb
                          : std_ulogic;
                                                                                          oup_exp_tb <= '0';</pre>
       signal nrst_tb : std_ulogic;
                       : std_ulogic;
       signal inp_tb
25
                                                                      79
26
       signal oup_tb
                         : std_ulogic;
                                                                      80
                                                                                          wait until (clk_tb'event and clk_tb = '1');
                                                                                      end if;
27
       signal oup_exp_tb : std_ulogic;
                                                                      81
                                                                                 end loop;
28
                                                                      82
29
  begin
                                                                      83
                                                                                 wait:
       dut : edgedetpos
                                                                             end process;
                                                                      84
30
31
           port map(
                                                                      85
               clk => clk_tb,
                                                                             evaluation : process
32
                                                                      86
               nrst => nrst tb.
                                                                      87
                                                                             begin
33
               inp => inp_tb,
                                                                      88
                                                                                 wait until (clk_tb'event and clk_tb = '1');
34
               oup => oup_tb
35
                                                                      89
                                                                                 wait for 0.5 us;
36
           );
                                                                      90
                                                                                 loop
37
                                                                                     assert (oup_exp_tb = oup_tb) report "Error_oup"
       stimuli_clk : process
                                                                             severity error;
38
                                                                                     wait for 1 us;
39
       begin
                                                                      92
           clk_tb <= '0';
                                                                                 end loop;
           wait for T / 2;
                                                                                 wait:
                                                                      94
41
           clk_tb <= '1';
                                                                      95
                                                                             end process;
42
           wait for T / 2;
43
                                                                         end tb:
44
       end process;
                                                                      97
       stimuli_nrst : nrst_tb <= '0', '1' after 3 ms;</pre>
46
                                                                      99
47
                                                                     100
       stimuli_inp : process
                                                                     101
          variable t
                          : time:
49
50
           variable t_real : real;
                                                                     103
           variable seed1 : positive := 1;
variable seed2 : positive := 1;
51
                                                                     104
52
                                                                     105
```

```
9 architecture TEST of BUS_DRIVER is
library ieee;
  use ieee.std_logic_1164.all;
                                                                    11 begin
  entity edgedetpos is
                                                                    13
                                                                       -- Bus_Komponente
      port(
                                                                           READ: data_in <= to_stdulogicVector(my_bus);</pre>
          clk
                                                                    14
               : in std_ulogic;
                                                                    15
                                                                           WRITE: process(sel, data_out)
           nrst : in std_ulogic;
                                                                    16
                                                                               begin
           inp : in std_ulogic;
                                                                                   if sel = '1' then my_bus <= To_StdLogicVector(</pre>
           oup : out std_ulogic
                                                                            data_out);
      );
10
                                                                                  else my_bus <= (others => 'Z');
  end:
                                                                    18
11
                                                                               end if;
                                                                    19
                                                                           end process WRITE;
                                                                    20
  architecture behavioral of edgedetpos is
13
                                                                    21
      type state_type is (resetstate, wait_for_1, pulse,
14
                                                                    22 end Test;
       wait_for_0);
      signal present_state : state_type;
16
17
      signal next_state : state_type;
                                                                       entity mux3x8_top is
                                                                          port(
18
                                                                               sel : in bit_vector(1 downto 0);
19 begin
       -- short form for output logic. Code version with process
                                                                               inp0 : in bit_vector(7 downto 0);
20
                                                                               inp1 : in bit_vector(7 downto 0);
       : see edgedetneg
                                                                               inp2 : in bit_vector(7 downto 0);
      Output_logic: oup <= '1' when present_state = pulse</pre>
21
       else '0';
                                                                               oup : out bit_vector(7 downto 0));
                                                                      end mux3x8_top;
22
      Next_state_logic : process(inp, present_state)
23
                                                                      architecture RTL of mux3x8_top is
24
       begin
                                                                    10
          next_state <= wait_for_0;</pre>
                                                                           component mux3x8
                                           -- default state
25
                                                                    11
           case present_state is
                                                                              port(sel : in bit_vector(1 downto 0);
26
               when wait_for_1 =>
                                                                                    inp0 : in bit_vector(7 downto 0);
27
                                                                    13
                                                                                    inp1 : in bit_vector(7 downto 0);
                  if (inp = '1') then
28
                                                                    14
                       next_state <= pulse;</pre>
                                                                                    inp2 : in bit_vector(7 downto 0);
29
                                                                                    oup : out bit_vector(7 downto 0));
30
                   else
                                                                    16
                       next_state <= wait_for_1;</pre>
                                                                    17
                                                                           end component mux3x8;
31
                   end if;
32
                                                                    18
                                                                           for all: mux3x8 use entity work.mux3x8(
               when pulse =>
33
34
                   if (inp = '0') then
                                                                            PROCESS_IF_NO_Default);
                      next_state <= wait_for_1;</pre>
35
                                                                    20
                                                                       begin
36
                   -- else
                                                  - due to default 21
                                                                            U1: mux3x8
                                                                               port map(sel => sel,
                   -- next_state <= wait_for_0;</pre>
37
                                                                    22
                                                                                        inp0 => inp0,
                   end if;
38
                                                                    23
39
               when wait_for_0 =>
                                                                                         inp1 => inp1,
                   if (inp = '0') then
                                                                    25
                                                                                         inp2 \Rightarrow inp2,
40
                                                                                         oup => oup);
                      next_state <= wait_for_1;</pre>
41
                                                                    26
                   -- else
                                                                    end architecture RTL;
42
                    -- next_state <= wait_for_0;</pre>
43
                   end if:
44
               when others =>
                                                                       entity or2 is
                   if (inp = '0') then
46
                                                                         port(
47
                       next_state <= wait_for_1;</pre>
                                                                          a, b : in bit;
48
                                                                           y : out bit);
                   -- next state <= wait for 0:
49
                                                                         end:
                   end if;
50
           end case:
51
                                                                       architecture behavioral of or2 is
      end process;
52
                                                                    8
53
                                                                         y <= a or b;
      registers : process(nrst, clk)
54
                                                                    end behavioral;
55
           if (nrst = '0') then
56
               present_state <= resetstate;</pre>
57
                                                                     -- Beispiel ENUM ENCODING
           elsif (clk = '1') and clk'event then
58
                                                                      type STATE_TYPE is (ST_NORMAL, ST_HSET, ST_MSET, ST_SSYNC);
59
               present_state <= next_state;</pre>
                                                                        -- Explizite codierung mit ENUM_ENCODING
60
           end if:
                                                                       attribute ENUM_ENCODING: STRING;
      end process;
                                                                       attribute ENUM_ENCODING of STATE_TYPE:
62
                                                                           type is "0001_{\sqcup}0010_{\sqcup}0100_{\sqcup}1000"; -- one hot
  end behavioral;
63
                                                                       signal PRESENT_State, NEXT_State : STATE_TYPE;
  entity BUS_DRIVER is
                                                                                        -- State | Encoding --
                                                                    10
  port(
      sel:
                   in std_ulogic;
                                                                    12
                                                                                        -- st_normal | 0001
      data_out: in std_ulogic_vector(7 downto 0);
                                                                    13
                                                                                        -- st_hset | 0010
                   inout std_logic_vector(7 downto 0);
      my_bus:
                                                                    14
                                                                                        -- st_mset | 0100
      data in:
                   out std_ulogic_vector(7 downto 0));
                                                                                        -- st_ssync | 1000
                                                                    15
  end BUS_DRIVER;
                                                                    16
```