


# 1 Grundlagen Digitaltechnik II

1975: "The Moore's Law" (Gordon E. Moore, Inter Co-Founder): Anzahl Transistoren auf 1 Chip verdoppelt sich alle 2 Jahre



SDT-Bauteile	Digitale Gates Flipflops	AND, OR, ...
Programmierbare	ROM Read Only Memory	PROM (one time programmable) EPROM (erasable with UV) EEPROM (erasable with Voltage) FLASH (Spezielle EEPROMs)
	PDL Programmable Logic Device	PAL Programmable Array Logic GAL Generic Array Logic CPLD Complex CLD

Programmierbare

FPGA Field Programmable Gate Array

Im Gegensatz zu PLDs hat es eine regelmässige Struktur, die in Logik- (bei Xilinx CBL) und I/O Blöcke (bei Xilinx IOB)

Man kann Pullup- und Pulldownwiderstände hinzuschalten  
Schaltpegel sind TTL und CMOS kompatibel

SRAM - Zelle

Antifuse - Technologie

Mehrfach Programmierbar  
Löscht wenn Speisung unterbrochen  
hohe Kapazität unprogrammiert  
geringer Leitwert programmiert  
Stärker verbreitet  
kann kleine Daten Speichern  
Startprogramm(e) oft auf PROMS

Verbindung durch Durchschweissen der Isolation  
viel kleiner als SRAM  
nicht wiederverwendbar  
sicherer als SRAM  
→ Einsatz im Weltraum

Anwendungsspezifische


Semi-Custom

Vorgegebenes Grunddesign → Nutzer macht nur noch Netzmaske  
billiger da in Grossen Mengen produziert  
kann selten optimal ausgenutzt werden

Full-Custom

Spezifische Schaltungen → Spezialanfertigung → hohe Kosten  
Nur in Grossen Mengen rentabel  
kann selten optimal ausgenutzt werden

## 2 Digitaler Designe-Flow



### Y-Model von Gajski

1. Verhaltenssicht (blau) → Wie muss sich das System Verhalten?
2. Strukturelle Sicht (rot) → Welche elektronische Schaltungen/Bausteine?
3. Physikalische Sicht (grün) → Wo und wie platziere ich meine Blöcke?


### 2.1 Designprozess

1. Wichtigste Fragen:

- Welches Verhalten will der Kunde
- Gewünschte Schnittstellen
- Randbedingungen: Grösse, Kosten, ...
- Soft-, Hardware oder mixed Lösung gewünscht
- Gibt es schon etwas ähnliches auf dem Markt
- ...

2. Sobald der Hardwareblock bekannt ist kann man mit dem digitalen Entwurfsprozess starten

3. Verhalten werden Verfeinert, Algorithmen zerlegt und in Strukturelle Ebenen übersetzt



### 3 VHDL

#### Überblick

Kreatives erkennen → Mensch

Fleissarbeit → CAD Systeme (Computer Aided Design)

"Verilog" und "SystemC" sind alternativen (weniger verbreitet)

Vorteile von VHDL:

- Fokus auf Beschreibung des Verhaltens
- geprägt von kreativen, erfahrungsbasierten Design
- Realisierung von wiederverwendbaren Blöcken

#### Charakteristische Elemente

- Hierarchie und Konnektivität
- Beschreibung und Interpretation **paralleler** Abläufe
- Beschreibung elektrischer Signale
- Beschreibung des Zeitlichen Verhaltens
- Parametrisierbarkeit von Modellen

#### Geschichte

1980: DoD (US Department of Defence) beauftragt IBM, Intermetrics und TI eine gemeinsame Hardwaresprache zu definieren  
Namen setzt sich von VHSIC (Very High Speed Integrated Circuits) des DoD und HDL (Hardware Description Language) zusammen

1987: DoD verzichtet auf das Exklusivrecht  
→ IEEE führt den STD weiter (neuster: IEEE 1076.1)

#### Eigenschaften

- nicht "case sensitiv" Gross- Kleinschreibung
- Identifier alphanumerisch
  - immer mit Buchstabe beginnen
  - keine "\_" am Ende oder doppelt
  - keine Schlüsselwörter verwenden

```

1 <> -- identifier
2 []  -- Optional Element
3 {}  -- kann beliebig oft
      wiederholt werden

```

### 4 Key Concept I Hierarchie und konektivität

#### 4.1 Library

- bereits kompiliert
- kann Komponente und/oder Packages enthalten
- **work** Arbeitsbibliothek : immer vorhanden (wird automatisch generiert)
- **std** Standardfunktionen : im IEEE 1076 spezifiziert (BIT, INTEGER, ...)
- **ieee** Praktische Packages : z.B. std\_logic
- **PLD, ...** Hersteller Lib. : Beschreibung spezifischer Elemente

```

1 -- deklaration der Bibliothek
2 library ieee;
3 -- Konstante aus Bibliothek lesen
4 <variable>:=<library_name>.<constr_name>;
5 -- Bibliothek sichtbar machen
6 use <library_name>.<package_name>.<element_name>; -- oder
7 use <library_name>.all;
8

```

## 4.2 Entity

- Port : alle digitale Signale, die von aussen sichtbar sind
- Mode : in oder out - Ein- Ausgangssignale
  - buffer - zurückführende Ausgangssignale
  - inout - bidirektionale Signale z.B. Busse
- Type : bit, bit\_vector, std\_logic, ...

```

1 -- Syntax
2 entity <ENTITY_NAME> is
3     port (
4         {<PORT_NAME>: <mode> <type>;}
5     );
6 end <ENTITY_NAME>;
7

```

## 4.3 Architecture

mögliche architecture\_names:

- Behavioral : Verhaltensbeschreibung (ähnlich wie Prog.sprachen)
- Structural : Strukturbeschreibung (Schalt schema beschrieben)
- TB : Test-Bench

```

1 -- Syntax
2 architecture <architecture_name> of <entity_name> is
3     [Type_, Subtype_, Constant_, Signal_, Component_declaration]
4 begin
5     {architecture_body: concurrent actions}
6 end [architecture_name];
7

```

### Beispiel für Structural

```

1 -- Deklaration
2 component <component_name>
3     port (
4         {port_name: <port_mode><port_type>;}
5     end component;
6
7 signal <internal_signal_name>: <signal_type>;
8

```

```

1 -- Initialisierung
2 <instance_name>: <component_name>
3     port map ( -- explizit
4         <instance_port_name> => <external_signal_name>,
5         <instance_port2_name> => <external_signal2_name>;
6     -- or implizit
7     (<external_signal_name>, <external_signal2_name>)
8

```

## 5 Key Concept II Nebenläufige Prozesse und Prozessiteration

### 5.1 Signale

```

1 -- Definition
2 signal <signal_name1> {,<signal_name2>}: <signal_type> [:=
3     initial_value]
4 -- Std zuweisung
5 y <= x;
6 -- Unbedingte Signalzuweisung
7 [label:] <signal_name> <= Expression {, Expression};
8 Y <= '1'; ["100101"]; [A and B]; -- Beispiele

```

```

1 -- Selektive Signalzuweisung
2 [label:] with <select_signal> select
3     <dest_sig> <= {surce_sig_1 when select_value_1,}
4     source_sig_n when others;
5 -- Bedingte Signalzuweisung
6 [label:] <dest_sig> <= {expr_1 when condition_1 else}
7     expr_n
8

```

### 5.2 Nebenläufigkeit Prozesse

```

1 -- Definition
2 [label:] process [(<Sensitivitätsliste>)]
3     -- falls keine, wait nicht vergessen
4     <Deklarationsteil> -- Prozess intern
5 begin
6     {sequenzielle Anweisungen}
7 end process [label];
8 -- nur Variablen im Prozess aenderbar Bsp.
9 variable <var_name>: <type> [ := expr];

```

```

1 -- sequenzielle Anweisungen - if
2 if condition_a then
3     {sequential statements};
4 elsif condition_b then
5     {sequential statements};
6 else
7     {sequential statments};
8 end if;
9
10


```

```

1 -- case
2 case expression is
3     when choice_1 => {sequential
4         statement};
5     when choice_n => {sequential
6         statement};
7     when others => {sequential
8         statement};
9 end case;

```

### 5.3 Sequentielle Schaltung



- FSM ähnliche Zustände wie Z-Diagramm
- empfohlen die Übergänge mit einem CLK zu lösen

```
1 if CLK'event and (CLK = '1') then {} -- pos falnke ('0' neg)
```

- Signale in synchronem Prozess auf linker Seite -> FF<sub>Flip-Flop</sub>
- in Sensitivitätsliste nur CLK (und RST)
- if Anweisungen mit CLK immer am Schluss des Prozesses
- Aufzählungstyp (z.B. für Prozessname) Anzahl Bits kann auch definiert werden


```
1 type <enum_type_name> is (type_element{, type_element});
```

- hinterlegte Bits für Aufzählungstyp selber bestimmen

```
1 attribute <ENUM> : <ENUM_type>; -- ENUM encoding
2 attribute <ENUM> of <aufz_type> : type is expression
3 subtype <aufz_type> is <const_type>; -- constant encoding
4 constant <aufz_type_element> : <aufz_type> := expression
```

### 5.4 Endliche Z-Maschinen

```
1 -- Prozess G = next_state_logic: Kombinatorischer Prozess
2 next_state_logic: process (INP, present_state)
3 begin
4   {Kombinatorische Anweisungen} -- Bestimmung des next_state
5 end process;
6
7 -- Prozess Z = state_register:
8 state_register: process (CLK, RST)
9 begin
10   {Sequentielle Anweisungen} -- Aktualisiert bei CLK den present_state
11 end process;
12
13 -- Prozess F = Output_Loic: 1. Mealy
14 output_logic: process (INP, present_state)
15 begin
16   {output_bestimmung} -- Ausgang von IMP und present_state abhaengig
17 end process
18 -- 2. Moore
19 output_logic: process (present_state)
20 begin
21   {output_bestimmung} -- Ausgang nur vom present_state abhaengig
22 end process
23 -- 3. Medwedjew
24 output_logic: OUP <= present_state;
25
```



## 6 Key Concept III Diskreter Ersatz für elektrische Signale

**use.std\_logic\_1164.all** enthält folgende 2 Datentype

**std\_logic**


- solved logic
- erlaubt mehrere Treiber an einem Signal. Siehe Tabelle → Kurzschluss Gefahr!
- Subklasse von std\_ulogic
- erlaubt Modellierung von Schwachen Signalen (L und H)
- erlaubt DONT'CARES (Signalwert '-')
- erlaubt bidirektionale Busse
- grosser Simulationsaufwand
- Vektorform: std\_logic\_vector

**std\_ulogic**

- unsolved logic
- erlaubt auch mehrere Treiber es darf aber nur einer aktiv sein → Kein Kurzschluss möglich
- erkennt in der Sim. nicht initialisierte Signale bezeichnet sie als „U“
- erlaubt Modellierung von Schwachen Signalen (L und H)
- erlaubt DONT'CARES (Signalwert '-')
- nur einfache Busse erlaubt
- kleinerer Simulationsaufwand als std\_logic
- Vektorform: std\_ulogic\_vector

## 6.1 Busse

- Master bestimmt welcher Slave spricht
- Alle Teilnehmer (Slaves) können den Bus jederzeit abhören
- Unaktive Treiber auf „Z“ um den Datenverkehr nicht zu stören
- Beschreibung des Zeitlichen Verhaltens
- Parametrisierbarkeit von Modellen



## 6.2 Codierungsempfehlung

Falls immer möglich (in den Übungen) `std_ulogic` verwenden, obwohl in der Praxis `std_logic` verbreitet ist. `std_logic` ist eine Unterklasse von `std_ulogic` und damit kompatibel, was aber nicht andersrum gilt! `std_logic_vector` ist trotz Unterklasse erst seit 2008 mit `std_ulogic_vector` kompatibel (dieser neuer STD ist noch nicht weit verbreitet!).

Treiber	'U'	'X'	'0'	'1'	'Z'	'W'	'L'	'H'	'.'
'U'	'U'	'U'	'U'	'U'	'U'	'U'	'U'	'U'	'U'
'X'	'U'	'X'	'X'	'X'	'X'	'X'	'X'	'X'	'X'
'0'	'U'	'X'	'0'	'X'	'0'	'0'	'0'	'0'	'X'
'1'	'U'	'X'	'X'	'1'	'1'	'1'	'1'	'1'	'X'
'Z'	'U'	'X'	'0'	'1'	'Z'	'W'	'L'	'H'	'X'
'W'	'U'	'X'	'0'	'1'	'W'	'W'	'W'	'W'	'X'
'L'	'U'	'X'	'0'	'1'	'L'	'W'	'L'	'W'	'X'
'H'	'U'	'X'	'0'	'1'	'H'	'W'	'W'	'H'	'X'
'.'	'U'	'X'	'X'	'X'	'X'	'X'	'X'	'X'	'X'

## 7 Arithmetick und Datentypen

### Logische Operatoren

für `bit`, `bit_vector`, `std_(u)logic`, `std_(u)logic_vector`

mit STD Library

mit `ieee.numeric_std` `ieee.numeric_bit`


- |             |                    |
|-------------|--------------------|
| • and, nand | • +, -             |
| • or, nor   | • signed, unsigned |
| • xor, xnor | • abs, mod, rem    |
| • not       | • *, /, **         |

### 7.1 Datentypen

```

1  -- Aufzaelungstyp
2  type <my_type> is ({my_value_1,} my_value_n);
3  type traffic_light is (rot, bruenn, orange);-- Bsp.
4  -- Physikalische Typen
5  type PHYS_NAME is range RANGE_OF_VALUES
6  units
7      BASE_UNIT;
8      {MULTIPLES;};
9  end units
10 type CAPACITANCE is range 0 to 1E30 -- Bsp
11 units
12     pF;
13     nF = 1000 pF;
14     uF = 1000 nF;
15 end units
16 -- Arraytyp
17 type ARRAY_NAME is array
18     (UPPER_LIM downto LOWER_LIM) of BASE_TYPE;
19 type VECTOR_1 is array -- Bsp
20     (9 downto 0) of integer;
21

```



```


1  -- Resize
2  function RESIZE (ARG: signed; NEW_SIZE: natural)
3  return signed;
4  y <= resize(A,y'length) + resize(B,y'length);
5  -- Type_cast
6  target_signal <= target_type (source_signal);
7  -- Type_conversion
8  target_signal <= to_<target_type> (source_signal);

```


Konversionsfunktion	Argumenttyp
To_bit	- std_ulogic
To_stdLogic	- bit
To_bitvector	- std_ulogic_vector
To_stdLogicVector	- bit_vector
To_stdLogicVector	- std_ulogic_vector
To_stdLogicVector	- bit_vector
To_stdLogicVector	- std_ulogic_vector

## 8 Key Concept IV Zeitliche Darstellung bei Simulation

- Die Simulation / Funktionstest wird mit Hilfe einer Test-Banch gemacht
- Die Test-Banch sollte Wiederverwendbar sein
- Test-Bench unabhängig des verwendeten verfahren des DUT
- Um so früher ein Fehler bemerkt wird desto „billiger“ ist er
- VHDL-Simulatoren arbeiten mit einer Event-Queue (siehe Bild)
- (SPICE-Simulatoren arbeiten mit DGL → brauchen viel mehr Rechenleistung)
- Delta-Zyklus: (auf Bild t's)
  - Update Request: wartet auf Trigger
  - Prozessausführung: führt alle Prozesse aus bis zum nächsten „wait“
  - Signalzuweisung: neue Signale werden zugewiesen
- Transport-Delay: rechnet die delays der Logikgatter ein
- Internal-Delay: simuliert die Trägheit der Elektronik



```
1 B <= transport A after tp;      -- tp in type "time"
2 D <= inertial C after tp;      -- "inertial " nicht noetig
```



- In Test-Benchs werden oft Schleifen eingesetzt
- Sie muss nicht Synthesefähig sein
- Automatische Überprüfung mit ASSERTs
- Eine Test-Banch sollte eine leere entity haben → keine Schnittstelle nach aussen
- „Simuli“ Eingang des DUT's, „Respons“ erwartete Antwort
- DUT „1 zu 1“ aus work - library

```
1 -- for loop
2 [label:] for <parameter> in <range>
3   loop
4     {sequential statements}
5   end loop [label];
6 -- assert
7 [label:] assert condition [report
8   string_expretion]
9   [severity warning | error | ..];

1 -- Bsp fuer RST und CLK
2 rst <= '1', '0' after 150ms;
3 CLOCK : process
4 begin
5   clk <= '0';
6   wait for (PERIOD / 2);
7   clk <= '1';
8   wait for (PERIOD / 2);
9 end process CLOCK;
```

## 9 Key Concept V Parametrisierbarkeit von Modellen

Das Ziel von Parametern und Modellen ist es, dass man einen ähnlichen block wiederverwerten kann. z.B wenn man einen Zähler macht der auf 100 zählt, wäre es schön wenn man den selben „Block“ auch für einen der auf 230 zählt brauchen kann.

```
1 -- Entity declaration mit generic Parameter:
2 entity entity_name is
3   generic ({generic_name: type_name [:=
4     default_value]});
5   port (port_list);
6 end entity_name;

7 -- Component Declaration mit generic Parameter
8 component component_name
9   generic (generic_list);
10  port (port_list);
11 end component;
```

```
1 -- Zaehler Beispiel:
2 entity count_x is
3   generic (max_count : integer := 127);
4   port (clk, rst, ena : in std_logic;
5         oup : out std_logic_vector
6           (integer(ceil(log2(real(max_count)))) - 1 downto 0));
7 end count_x

8
9 architecture RTL of count_x is
10  constant RTL_with: integer := (integer(ceil(log2(real(max_count)))));
11  signal present_count, next_count : unsigned(word_width-1 downto 0);
12
13 begin
14  output_logic : oup <= std_logic_vector(present_count);
15
16  next_state_logic: process(present_count, ena)
17  begin
18    next_count <= present_count;
19    if ((present_count = max_cpunt) and (ena = '1')) then
20      next_count <= (others => '0');
21    elsif (ena = '1') then next_count <= present_count + 1;
22    end if;
23  end process;
24  -- Fortsetzung auf naechster Seite
```

## Fixierung von Designparameter

Parameter zu Designzeit : Konstanten  
 Parameter zu Compilezeit : Generic  
 Parameter zu Laufzeit : Signale

```

25 -- Fortsetzung:
26 register : process(clk, rst)
27 begin
28     if (rst = '1') then present_count <= (others => '0');
29     elsif (clk'event and (clk = '1')) then present_count <=
30         next_count;
31     end if;
32 end process;
33 end architecture RTL;

```

## 10 Beispiele

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.math_real.all;
4
5 entity edgedetpos_random_tb is
6 end edgedetpos_random_tb;
7
8 architecture tb of edgedetpos_random_tb is
9     constant f : integer := 1000;      -- Frequency in HZ
10    constant T : time := 1 sec / f;
11
12    component edgedetpos
13    port(
14        clk : in std_ulogic;
15        nrst : in std_ulogic;
16        inp : in std_ulogic;
17        oup : out std_ulogic
18    );
19 end component;
20
21 for all : edgedetpos use entity work.edgedetpos(
22     behavioral);
23
24 signal clk_tb : std_ulogic;
25 signal nrst_tb : std_ulogic;
26 signal inp_tb : std_ulogic;
27 signal oup_tb : std_ulogic;
28 signal oup_exp_tb : std_ulogic;
29
30 begin
31     dut : edgedetpos
32     port map(
33         clk => clk_tb,
34         nrst => nrst_tb,
35         inp => inp_tb,
36         oup => oup_tb
37     );
38
39     stimuli_clk : process
40     begin
41         clk_tb <= '0';
42         wait for T / 2;
43         clk_tb <= '1';
44         wait for T / 2;
45     end process;
46
47     stimuli_nrst : nrst_tb <= '0', '1' after 3 ms;
48
49     stimuli_inp : process
50     variable t : time;
51     variable t_real : real;
52     variable seed1 : positive := 1;
53     variable seed2 : positive := 1;

```

```

54     begin
55         inp_tb <= '0';
56         loop
57             UNIFORM(seed1, seed2, t_real);
58             t := (t_real * 0.007) * 1 sec;
59             wait for t;
60             inp_tb <= not inp_tb;
61         end loop;
62     end process;
63
64     stimuli_oup_exp : process
65     begin
66         loop
67             oup_exp_tb <= '0';
68             if (nrst_tb = '0') then
69                 wait until (nrst_tb'event and nrst_tb = '1');
70                 wait until (clk_tb'event and clk_tb = '1');
71             end if;
72             if (inp_tb = '0') then
73                 while (inp_tb = '0') loop
74                     wait until (clk_tb'event and clk_tb = '1');
75                 end loop;
76                 oup_exp_tb <= '1';
77                 wait until (clk_tb'event and clk_tb = '1');
78                 oup_exp_tb <= '0';
79             else
80                 wait until (clk_tb'event and clk_tb = '1');
81             end if;
82         end loop;
83         wait;
84     end process;
85
86     evaluation : process
87     begin
88         wait until (clk_tb'event and clk_tb = '1');
89         wait for 0.5 us;
90         loop
91             assert (oup_exp_tb = oup_tb) report "Error_oup"
92             severity error;
93             wait for 1 us;
94         end loop;
95         wait;
96     end process;
97 end tb;
98
99
100
101
102
103
104
105
106

```

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity edgedetpos is
5     port(
6         clk : in  std_ulogic;
7         nrst : in  std_ulogic;
8         inp  : in  std_ulogic;
9         oup  : out std_ulogic
10    );
11 end;
12
13 architecture behavioral of edgedetpos is
14     type state_type is (resetstate, wait_for_1, pulse,
15         wait_for_0);
16
17     signal present_state : state_type;
18     signal next_state   : state_type;
19
20 begin
21     -- short form for output logic. Code version with process
22     : see edgedetneg
23     Output_logic: oup <= '1' when present_state = pulse
24     else '0';
25
26     Next_state_logic : process(inp, present_state)
27     begin
28         next_state <= wait_for_0;      -- default state
29         case present_state is
30             when wait_for_1 =>
31                 if (inp = '1') then
32                     next_state <= pulse;
33                 else
34                     next_state <= wait_for_1;
35                 end if;
36             when pulse =>
37                 if (inp = '0') then
38                     next_state <= wait_for_1;
39                 -- else -- due to default
40                 -- next_state <= wait_for_0;
41                 end if;
42             when wait_for_0 =>
43                 if (inp = '0') then
44                     next_state <= wait_for_1;
45                 -- else
46                 -- next_state <= wait_for_0;
47                 end if;
48             when others =>
49                 if (inp = '0') then
50                     next_state <= wait_for_1;
51                 -- else
52                 -- next_state <= wait_for_0;
53                 end if;
54         end case;
55     end process;
56
57     registers : process(nrst, clk)
58     begin
59         if (nrst = '0') then
60             present_state <= resetstate;
61         elsif (clk = '1') and clk'event then
62             present_state <= next_state;
63         end if;
64     end process;
65
66 end behavioral;
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99

```

```

1 entity BUS_DRIVER is
2 port(
3     sel:      in  std_ulogic;
4     data_out: in  std_ulogic_vector(7 downto 0);
5     my_bus:   inout std_logic_vector(7 downto 0);
6     data_in:  out std_ulogic_vector(7 downto 0);
7 end BUS_DRIVER;
8

```

```

9 architecture TEST of BUS_DRIVER is
10
11 begin
12
13 -- Bus_Komponente
14 READ: data_in <= to_stdulogicVector(my_bus);
15 WRITE: process(sel, data_out)
16     begin
17         if sel = '1' then my_bus <= To_StdLogicVector(
18             data_out);
19         else my_bus <= (others => 'Z');
20         end if;
21     end process WRITE;
22 end Test;
23

```

```

1 entity mux3x8_top is
2     port(
3         sel : in  bit_vector(1 downto 0);
4         inp0 : in  bit_vector(7 downto 0);
5         inp1 : in  bit_vector(7 downto 0);
6         inp2 : in  bit_vector(7 downto 0);
7         oup  : out bit_vector(7 downto 0));
8 end mux3x8_top;
9
10 architecture RTL of mux3x8_top is
11     component mux3x8
12         port(sel : in  bit_vector(1 downto 0);
13             inp0 : in  bit_vector(7 downto 0);
14             inp1 : in  bit_vector(7 downto 0);
15             inp2 : in  bit_vector(7 downto 0);
16             oup  : out bit_vector(7 downto 0));
17     end component mux3x8;
18
19     for all: mux3x8 use entity work.mux3x8(
20         PROCESS_IF_NO_Default);
21 begin
22     U1: mux3x8
23         port map(sel => sel,
24             inp0 => inp0,
25             inp1 => inp1,
26             inp2 => inp2,
27             oup => oup);
28 end architecture RTL;
29

```

```

1 entity or2 is
2     port(
3         a, b : in bit;
4         y : out bit);
5 end;
6
7 architecture behavioral of or2 is
8     begin
9         y <= a or b;
10    end behavioral;
11

```

```

1 -- Beispiel ENUM ENCODING
2 type STATE_TYPE is (ST_NORMAL, ST_HSET, ST_MSET, ST_SSYNC);
3 -- Explizite codierung mit ENUM_ENCODING
4 attribute ENUM_ENCODING: STRING;
5 attribute ENUM_ENCODING of STATE_TYPE:
6     type is "0001_0010_0100_1000"; -- one hot
7 signal PRESENT_State, NEXT_State : STATE_TYPE;
8

```

```

9
10 -----
11 -- State | Encoding --
12 -----
13 -- st_normal | 0001 --
14 -- st_hset   | 0010 --
15 -- st_mset   | 0100 --
16 -- st_ssync  | 1000 --
17 -----

```