

PC

interface gráfica
(Python)

quartus_stp

USB-Blaster

FPGA (DE2-115)

Virtual JTAG
(jtag_interface)

PLL
50 → 10 MHz

reset_sync

CLOCK_50, KEY[0]

dds_core

acumulador
de fase

LUT

registrador
de saída

8 bits

Placa analógica

DAC0800

conversor
corrente-
tensão

ganho
ajustável

filtro de
reconstrução

buffer e
push-pull

saída

