logger_v1 基板レビュー・発注判定

対象: logger_v1.kicad_pcb（2026-08-19 23:24保存後の現行版） / JLCPCB 2層・1 oz・1.6 mm想定


判定: 条件付きHOLD

KiCad DRCは製造違反0・未配線0。機構、配線、Gerber整合は合格。
ただしU10の0.20 mmランドはJLCPCB一般値0.25 mm未満のため、JLCDFM受理または工場確認前には発注確定しない。

確認項目	結果	発注判断
KiCad PCB DRC	0違反 / 0未配線	合格
回路図等価性	6件。すべて意図したカスタム形状またはC33記号属性	基板製造に影響なし
ERC	3エラー / 8警告。電源ピン型・ライブラリキャッシュ由来	実接続を照合済み
JLC寸法監査	187件を全件分類	U10のみ工場確認待ち
外形 / 構成	70.635 × 100.000 mm（中心線） / 2層 / 1.6 mm	合格
最小穴-外形余白	約1.605 mm	十分
現行Gerber	PCB最終保存後に再生成	古いZIPは使用禁止


優先度	レビュー所見	対応
発注前	U10 TUSB320の12ランドは幅0.20 mm。TI RWB0012A推奨ランドどおりだが、JLCPCB一般最小0.25 mmを下回る。	ENIGを選択し、JLCDFMまたはCAM確認で受理を確認。
発注前	LED列のシルクが左端PWR・右端PWRで重複。既定のQA～QH用途が SYS … CAN なら誤表示。	意図がSYS/CANなら左をSYS、右をCANへ修正。
実装計画	裏面SMDが10点ある。上面ステンシルだけでは裏面をリフローできない。	裏面は手はんだ、または両面ステンシル/二次実装を選択。
資料修正	C33は0.1 ☒F 0603で+3V3-GND接続だが、回路図記号だけ極性コンデンサ。	基板は正しい。次回回路図更新でC_Smallへ変更。

1. 完成イメージと機械配置




コネクタは左辺へ揃い、USB-C J2/J6、Micro-Fit J4/J5、SMA J7はいずれも筐体外側へ正しく突出する。ESP32アンテナ部は基板端側に置かれ、銅箔禁止領域を確保。部品コートヤード重複は0件。

2. 表面：3Dと製造レイヤ




3D上面




F.Cu + F.Mask + F.SilkS + Edge.Cuts

機能シルクは十分な大きさ。0.7 mmの部品番号115件はJLCPCB推奨文字高さ1.0 mm未満で、欠け・省略の可能性があるが、電気・組立位置・実装データには影響しない。Gerber生成時はsoldermask subtractionを有効にし、パッド上シルクをクリップ済み。

3. 裏面と上面ステンシル注文時の注意



3D裏面




B.Cu + B.Mask + B.SilkS + Edge.Cuts（ミラー表示）


裏面SMD：10点。上面のみのステンシル注文では以下を手実装する必要がある。

Ref	Value	用途上の実装面
C11	1n	B.Cu
C21	1n	B.Cu
C27	0.1u	B.Cu
R14	1k	B.Cu
R15	1k	B.Cu
R18	13k	B.Cu
R23	10k	B.Cu
R24	68k	B.Cu
R27	120	B.Cu
R35	120	B.Cu

4. USB-C位置決め穴とU10微細ランド



現行基板: J2/J6・U10




TI TUSB320 datasheet: RWB0012A推奨ランド

箇所	設計値	根拠	判定
J2/J6 NPTH-銅箔	0.2041 mm	JLCPCB NPTH-to-copper下限0.20 mm	下限+0.0041 mm。KiCad規則を0.20 mmに設定しDRC合格。
U10 12パッド	最小幅0.20 mm	TI推奨RWB0012A: 12×0.20 mm	部品には正しい。JLC一般最小0.25 mm未満のため工場確認待ち。
表面処理	ENIG推奨	JLCPCBは微細QFN/BGA・0.5 mm以下ピッチでENIGを推奨	HASLは選ばない。


参照: https://www.ti.com/lit/ds/symlink/tusb320.pdf / https://jlcpcb.com/capabilities/pcb-capabilities/ / https://jlcpcb.com/blog/npth-design-guide

5. DRC / ERC / 独自監査の全件分類

検査群	件数	内容	最終分類
KiCad DRC	0	銅箔、穴、マスク、シルク、外形	合格
未配線	0	パッド未接続	合格
Footprint filter	6	C33 / J2 / J3 / J4 / J5 / J6	名称・記号属性。実パッド/ネット照合済み
ERC error	3	U1 IN / U2 VDD / U6 VIN	外部電源、ダイオード、受動型eFuse出力により未駆動判定。実配線は成立
ERC warning	8	ライブラリコピー不一致	埋込シンボルのピン番号と現行ネットリストを使用。製造影響なし
小シルク文字	115	高さ0.7 mmの部品番号	可読性のみ。機能ラベルは別
U10小パッド	12	幅0.20 mm	TI推奨どおり / JLCDFM確認待ち
同一ネット間隔	60	0.25 mm未満の幾何候補	57屈曲、3パッド接続。独立スリット0



6. 前回Gerber以降の銅箔差分




現行差分
- +3V3: 2本削除、3本追加
- /OTG_OC: 3本削除、3本追加
- GND: 0.6/0.3 mmビアを8本追加
- 重複GNDビア1本を削除

現行統計: 823 tracks / 553 vias / 10 zones。差分後のDRCは0違反・0未配線。変更された+3V3はC29パッドを介して接続し、/OTG_OCも連続性を保持。前回23:07生成ZIPはこの差分を含まないため、発注に使用しない。


7. LED列とSMAコネクタ

LED row: footprint polarity and functional labels



対象	確認結果
LED D4–D11	3 mm・2端子・2.54 mmピッチ。1番ピン=カソード、全D4–D11 pad 1はGND。
LEDシルク	KiCad標準LED_D3.0mmを基に、線幅0.15 mm・パッド回避形状へ調整。DRCシルク重なり0。
機能ラベル	現行は PWR / ERR / LOG / GPS / TLM / WiFi / BT / PWR。両端PWR重複は要意図確認。

S-037-TGG edge placement



J7 S-037-TGG
・5穴: 信号1 + GND 4
・穴径1.5 mm / 5.08 mm角配置
・シルクは脚周囲の短線4本のみ
・基板左辺からコネクタ本体を外向きに配置
・3DはS-037-TGG公式モデルではなく、外形を合わせたWürth機械プロキシ。フットプリント寸法は秋月/COSMTEC図面を基準。

8. 発注パッケージと最終チェックリスト

項目	設定 / 状態
Gerber	現行PCBから再生成。F/B Cu, Mask, Silk, Paste, Edge.Cuts + PTH/NPTH drill
シルク処理	Subtract soldermask有効
推奨表面処理	ENIG
基板色	緑/赤/黄/青/紫なら0.10 mmソルダーマスクブリッジ条件
オンラインDFM	未実行（Gerber外部送信の許可待ち）
生産ファイル確認	U10があるため Yes を推奨。CAM変更の有無を確認
発注対象	このZIPのみ。旧 logger_v1/JLCPCB_20260819_Gerber.zip は使用しない
ステンシル	上面のみなら裏面SMD 10点は手実装

ファイル同一性

ファイル	SHA-256
logger_v1.kicad_pcb	70c3d64fe81507505179bdb4ca193fd0a91b2ee9398afdec823f24d87ff759d0
logger_v1_JLCPCB_20260819_current.zip	7906e08bcac761d74a27ff7519328d96c29f088d72e6087553318c3138442361

最終ゲート

1）U10をJLCDFM/CAMで受理確認 2）LED両端ラベルの意図確定 3）裏面実装方法を確定。これらを満たせば、現行Gerberは発注に進める。

公式参照: JLCPCB capabilities / NPTH design guide / DRC & DFM guidance / TI TUSB320 datasheet。数値は2026-08-19確認時点。