ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ

ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ

ΗΥ1901 – Ειδικές Αρχιτεκτονικές Υπολογιστών

Εργαστήριο 1 Εξοικείωση με το εργαλείο Vivado HLS

N. Ταμπουράτzης - Π. Μουσουλίωτης

Διδάσκων: Ιωάννης Παπαευσταθίου


Version 0.1

Νοέμβοιος 2019

1. Εισαγωγή

Σε αντίθεση με το παφελθόν, όπου οι επιταχυντές υλικού (accelerators) σχεδιάζονταν κυφίως με τις γλώσσες πεφιγραφής υλικού (Hardware Description Languages - HDLs), σήμερα σχεδιάζονται και με μεθόδους σύνθεσης υψηλού επιπέδου (High-Level Synthesis - HLS). Η σχεδίαση με μεθόδους HLS αφορά τη χρήση κάποιας γλώσσας υψηλού επιπέδου (όπως C/C++) για την πεφιγραφή ψηφιακών κυκλωμάτων. Οι λόγοι χρήσης μεθόδων HLS αφορούν τη μείωση του χρόνου ανάπτυξης, την καλή ποιότητα της παραγόμενης σχεδίασης και την πολύ μεγάλη ευκολία διαχείρισης και μεταβολής της αρχικής σχεδίασης ώστε να προσαρμοστεί σε νέες απαιτήσεις.


Μετά το πέρας της σχεδίασης και της προσομοίωσης (simulation) ενός επιταχυντή υλικού ακολουθεί η υλοποίησή του σε πραγματικό υλικό (π.χ. μία πλακέτα που περιλαμβάνει ένα FPGA SoC) για να ελεγχθεί εάν ο υλοποιημένος επιταχυντής τηρεί τις αρχικές προδιαγραφές σχεδίασης όταν υλοποιηθεί σε υλικό. Για το σκοπό αυτό, συνήθως γράφεται μια εφαρμογή (π.χ. σε C/C++), η οποία τρέχει στο επεξεργαστικό σύστημα (Processing System - PS, δηλ. τη CPU) του FPGA SoC και καλεί τον επιταχυντή που έχει υλοποιηθεί στο τμήμα προγραμματιζόμενης λογικής (Programmable Logic - PL, δηλ. το FPGA) του FPGA SoC. Στο παρακάτω σχήμα φαίνεται η απλοποιημένη αρχιτεκτονική του FPGA SoC Zynq της εταιρείας Xilinx όπου φαίνονται καθαρά τα κυρίως τμήματα του FPGA SoC, το PS και το PL.



Λεπτομερέστερα, η μεθοδολογία που ακολουθείται για τη υλοποίηση ενός HLS επιταχυντή σε ένα FPGA SoC είναι η εξής:

- Υλοποίηση μιας πλατφόρμας που περιλαμβάνει το υλικό (μια συγκεκριμένη πλακέτα με ένα συγκεκριμένο FPGA SoC) και το λογισμικό συστήματος (π.χ. το λειτουργικό σύστημα (Operating System (OS)) και τους οδηγούς συστήματος (τους drivers για την επικοινωνία του PS με το PL)
- Υλοποίηση μιας εφαρμογής που θα τρέχει στην πιο πάνω πλατφόρμα

Το πιο κάτω σχήμα δείχνει την διαδικασία που αναφέρεται παραπάνω καθώς και το τμήμα "HLS Σχεδίαση" που θα μελετήσουμε στο παρόν εργαστήριο και περικλείεται σε κόκκινο πλαίσιο.




Σε αυτό το εργαστήριο θα παρουσιαστεί μια ακολουθία βημάτων η οποία αποσκοπεί σε μια αρχική γνωριμία με το εργαλείο Vivado HLS το οποίο υποστηρίζει την σχεδίαση κυκλωμάτων προς υλοποίηση σε πλατφόρμα FPGA SoC κατασκευής Xilinx. Στη συνέχεια θα σας ζητηθεί να κατασκευάσετε και να βελτιώσετε (optimize) έναν δικό σας επιταχυντή (accelerator). Το τελικό προϊόν αυτού του εργαστηρίου είναι αυτό που θα χρησιμοποιήσετε ως αφετηρία για τη δημιουργία της εφαρμογής κατά τη διάρκεια της software σχεδίασης του συστήματος σας (Εργαστήριο 3).

2. Πλατφόρμα υλοποίησης και έκδοση εργαλείων

Η εργασία σας πρόκειται εν τέλει να υλοποιηθεί σε συγκεκριμένη πλακέτα ανάπτυξης αναδιατασσόμενων συστημάτων γνωστή ως Ultra961 της Avnet όπως φαίνεται στην παρακάτω εικόνα (Ειδικότερα στα εργαστήρια έχουμε την Ultra96v1 - v1.2 version). Στον σχετικό σύνδεσμο θα βρείτε υποστήριξη σχετικά με τη πλακέτα και τα χαρακτηριστικά της. Επιπλέον, στην ίδια ιστοσελίδα μπορείτε να βρείτε ευρύ υλικό εάν επιθυμείτε να κάνετε επιπλέον δουλειά που να αποσκοπεί σε υλοποίηση στην συγκεκριμένη πλατφόρμα.

_

¹ https://www.96boards.org/product/ultra96/



Επιπλέον, τα εργαλεία που θα χρησιμοποιήσουμε είναι αυτά της Xilinx και θα βασιστούμε στην έκδοση SDSoC 2018.2. Το Vivado HLS² είναι υπο-εργαλείο και υποστηρίζει την δημιουργία επιταχυντών custom λειτουργικότητας προς υλοποίηση σε FPGA ξεκινώντας με γλώσσες περιγραφής υψηλού επιπέδου. Συγκεκριμένα υποστηρίζει ανάπτυξη κώδικα C, C++, SystemC και OpenCL. Μπορείτε να βρείτε περισσότερες λεπτομέρειες σχετικά με το Vivado HLS στο User Guide³. Σας συνιστούμε να κατεβάσετε το ολοκληρωμένο πακέτο εργαλείων της Xilinx, SDSoC 2018.2, για το λόγο ότι θα χρειαστούμε κάποια από αυτά στα επόμενα εργαστήριο. Ειδικότερα μπορείτε να βρείτε την έκδοση τόσο για Windows όσο για Linux⁴:


- SDSoC 2018.2 web installer for Windows 64
- SDSoC 2018.2 web installer for Linux 64

Ποοσέξτε κατά τη διάρκεια της εγκατάστασης να επιλέξετε το Artix-7 όπως φαίνεται στην ακόλουθη εικόνα.


² https://www.xilinx.com/products/design-tools/vivado/integration/esl-design.html#overview

https://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug902-vivado-high-level-synthesis.pdf

⁴ https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vitis/archive-sdsoc.html




Αφού κατεβάσετε και εγκαταστήσετε τα εργαλεία της Xilinx πρέπει να κατεβάσετε και να αποθηκεύσετε τα κατάλληλα αρχεία για την πλακέτα Ultra96 για το λόγο ότι η συγκεκριμένη πλακέτα δεν είναι προ-εγκατεστημένη στα εργαλεία της Xilinx. Για να το κάνετε αυτό μεταβείτε στο ακόλουθο link και κατεβάστε τα αρχεία όπως φαίνεται στην φωτογραφία: https://github.com/Avnet/bdf.



Στη συνέχεια κάντε extract τα αρχεία και αντιγράψτε τα στο ακόλουθο path:

<install_location>\Vivado\<Vivado Version>\data\boards\board_files

Βεβαιωθείτε ότι κατά την αντιγραφή δεν εκτελείται κανένα εργαλείο της Xilinx.




3. Εισαγωγή στο Vivado HLS (20%)


Τώρα ήρθε η στιγμή να ξεκινήσετε το Vivado HLS και στο σχετικό παράθυρο επιλέξτε τη δημιουργία νέου project, *Create New Project*.




Στην επιλογή που ακολουθεί, πρέπει να επιλέξετε το όνομα του project σας καθώς και τη τοποθεσία αποθήκευσης. Όταν συμπληρώσετε τα σχετικά στοιχεία, πατήστε **Next**.



Το επόμενο παράθυρο που προκύπτει μας ζητάει να προκαθορίσουμε ήδη υπάρχοντα αρχεία σχετικά με την υλοποίηση που θέλουμε να δημιουργήσουμε. Στην περίπτωση μας δεν έχουμε κάποια έτοιμα επομένως αγνοούμε το βήμα αυτό και επιλέγουμε κατευθείαν **Next**.




Παρόμοιος είναι και ο σκοπός του βήματος που ακολουθεί. Αυτή τη φορά μας ζητείται να ορίσουμε αρχεία που πρόκειται να λειτουργήσουν ως testbench καθώς και αρχεία δεδομένων τα οποία θα λειτουργήσουν ως golden (σημείο αναφοράς και σύγκρισης) προς επιβεβαίωση και επαλήθευση της λειτουργικότητας που πρόκειται να περιγράψουμε. Όπως πριν δεν συμπληρώνουμε κάποιο στοιχείο και επιλέγουμε κατευθείαν **Next**.




Στο επόμενο παράθυρο που προκύπτει, πρέπει να συμπληρώσετε ένα αριθμό από στοιχεία. Αρχικά αποδέχεστε το default όνομα για solution (solution - Καθεστώς συγκεκριμένων χαρακτηριστικών και παραμέτρων υλοποίησής της λειτουργικότητας σας – μπορείτε να έχετε πάνω από ένα στο ίδιο project).


Εδώ επιλέγετε και την περίοδο του ρολογιού που επιθυμείτε για την υλοποίηση σας καθώς και το περιθώριο απόκλισης από αυτήν (αν δεν δώσετε συγκεκριμένη τιμή, η default είναι 12.5% της περιόδου του ρολογιού).



Τέλος, ως Part Selection πρέπει να επιλέξετε το FPGA SoC που περιλαμβάνεται στην πλατφόρμα που αναφέραμε παραπάνω. Για να μπορέσετε να το βρείτε, αναζητήστε στο search το ακόλουθο part xczu3eg-sbva484-1-e όπως φαίνεται και στην επόμενη εικόνα.



Με την ολοκλήρωση της επιλογής πλατφόρμας μπορείτε να πατήσετε την **ΟΚ**. Αυτό θα ολοκληρώσει την διαδικασία δημιουργίας ενός νέου project και θα οδηγήσει στην εμφάνιση της παρακάτω εικόνας η οποία απεικονίζει το περιβάλλον εργασίας του Vivado HLS.




Εδώ μπορούμε να παρατηρήσουμε έναν αριθμό από πράγματα. Καταρχήν, το όνομα του project εμφανίζεται στην επάνω γραμμή του παραθύρου Explorer. Επιπλέον, το Vivado HLS

ουθμίζει τις πληφοφορίες του project με ιεραρχικό τρόπο. Εδώ έχουμε πληφοφορία σχετική με τον **source** κώδικα, το testbench αρχείο και τα διάφορα **solutions** (σενάρια υλοποίησης).

Το ίδιο το solution περιέχει πληφοφορίες σχετικές με την πλατφόρμα υλοποίησης, σχεδιαστικά directives, και αποτελέσματα (προσομοίωσης, synthesis, IP export και άλλα).

Το πρώτο βήμα μας είναι να κάνουμε δεξί κλικ στην επιλογή Source και να επιλέξουμε New File. Στο παράθυρο που θα εμφανιστεί, πρέπει να επιλέξετε το όνομα του αρχείου σας, τη τοποθεσία καθώς και τον τύπο αρχείου. Στη περίπτωση μας η τοποθεσία παραμένει η προτεινόμενη και ο τύπος του αρχείου θα είναι .cpp δηλαδή C++. Για όνομα επιλέγετε αυτό της αρεσκείας σας.

Τέλος επιλέγουμε Save.



Αυτή η διαδικασία θα μας προσθέσει το αρχείο Demo.cpp στα Sources του project και θα μας το ανοίξει αυτόματα. Φυσικά πρόκειται για ένα κενό αρχείο στο οποίο μέσα πρέπει να περιγράψετε τη λειτουργικότητα που επιθυμείτε να υλοποιήσετε σε υλικό (hardware). Για το σκοπό αυτής της εισαγωγικής ενότητας, στόχος μας είναι η λειτουργικότητα που βλέπετε παρακάτω και πρέπει να την περάσετε μέσα στο αρχείο σας.


```
Demo.cpp ☒
  1⊖ void simpleALU(int A, int B, int op, int *C){
         switch (op){
  2
  3
             case 0:{
  4
                  *C = A + B;
  5
                 break;
  6
             }
  7
             case 1:
  8
                  *C = A - B;
  9
 10
                 break;
             }
 11
             case 2:
 12
 13
             {
                  *C = A * B;
 14
 15
                  break;
 16
             }
 17
             case 3:
 18
 19
                  *C = A / B;
 20
                  break;
 21
             }
 22
         }
 23
 24 }
```

Στην περίπτωση μας, αυτό που υλοποιούμε είναι ένα απλό ALU (Arithmetic Logic Unit) το οποίο σου δίνει τη δυνατότητα να πραγματοποιήσεις πρόσθεση, αφαίρεση, πολλαπλασιασμό και διαίρεση μεταξύ δύο μεταβλητών περνώντας το αποτέλεσμα της πράξης σε μια τρίτη μεταβλητή.

Το αμέσως επόμενο μας βήμα είναι να δημιουργήσουμε ένα testbench αρχείο έτσι ώστε να μπορέσουμε να επαληθεύσουμε τη λειτουργικότητα του επιταχυντή μας. Για να γίνει αυτό πρέπει να επιλέξουμε με δεξί κλικ το Test Bench στο Explorer Pane και μετά να πατήσουμε New File.

Στο παράθυρο που προκύπτει πρέπει να δώσουμε ένα όνομα στο αρχείο που θα λειτουργήσει ως testbench, τον τύπο του (π.χ. c ή cpp) και την τοποθεσία αποθήκευσης. Για να βρίσκεται αυτόματα από το εργαλείο μπορούμε να το σώσουμε στο project directory και για ονοματοδοσία συνήθως επιλέγουμε το ίδιο με αυτό του Source αρχείου προσθέτοντας όμως τα αρχικά tb έτσι ώστε να είναι εύκολο να αναγνωρίσουμε ότι πρόκειται περί testbench.

Στο τέλος επιλέγουμε *Save*.




Το testbench θα ανοίξει αυτόματα και εντός αυτού πρέπει να συμπληρώσετε κώδικα ο οποίος θα σας επιτρέψει να επαληθεύσετε τη λειτουργικότητα του επιταχυντή σας. Στην ειδική περίπτωση του project μας, μπορείτε να χρησιμοποιήσετε τον παρακάτω κώδικα.

```
Itb_demo.cpp ☒
     #include <stdio.h>
  1
  2
     void simpleALU(int A, int B, int op, int *C);
  3
  4
  5⊖ int main(){
  6
  7
         int A,B,C;
  8
         A=2;
  9
         B=3;
 10
         simpleALU(A,B,0,&C);
         printf("A(%d) + B(%d) = %d\n", A,B,C);
 11
 12
 13
         A=7;
 14
         B=5;
 15
         simpleALU(A,B,1,&C);
         printf("A(%d) - B(%d) = %d\n", A,B,C);
 16
 17
         A=10;
 18
         B=2;
 19
         simpleALU(A,B,2,&C);
 20
 21
         printf("A(%d) * B(%d) = %d\n", A,B,C);
 22
 23
         A=50;
 24
         B=5;
         simpleALU(A,B,3,&C);
 25
         printf("A(%d) / B(%d) = %d\n", A,B,C);
 26
 27
 28
         return 0;
 29
 30 }
```

Ο κώδικας του testbench θα σας επιτρέψει να δοκιμάσετε και τις τέσσερις διαφορετικές πράξεις που προσφέρει το υλικό που θα δημιουργήσετε.

Το επόμενο βήμα στη σχεδιαστική μας φοή είναι να τφέξουμε μια πφώτη πφοσομοίωση σε αυτό το αλγοφιθμικό επίπεδο σχεδίασης έτσι ώστε να επαληθεύσουμε ότι πφαγματοποιεί την αναμενόμενη λειτουργικότητα.

Για να γίνει αυτό, πρέπει να πατήσετε το κουμπί Run C Simulation ή να χρησιμοποιήσετε το μενού Project > Run C Simulation. Αυτή η επιλογή θα κάνει πρώτα compile των κώδικα σας και μετά θα εκτελέσει, ως απλό software πρόγραμμα, τη σχεδίασή σας. Το παρακάτω παράθυρο ανοίγει όταν επιλέξετε Run C Simulation και για την ώρα μπορούμε να αγνοήσουμε τις επιπλέον επιλογές (Options). Πατάμε OK για να τρέξει η προσομοίωση μας.



Ακολούθως, η προσομοίωση ολοκληρώνεται με επιτυχία ή αποτυχία. Στο *Console Pane* μπορείτε να εξετάσετε τα printf του testbench σας για να επιβεβαιώσετε ότι οι πράξεις έχουν ολοκληρωθεί σωστά καθώς και να εξετάσετε τυχόν μηνύματα τύπου warning ή error.


```
■ Console \( \mathbb{Z} \)
            Vivado HLS Console
Starting C simulation ...
C:/Xilinx/Vivado/2018.2/bin/vivado_hls.bat C:/Users/tampn/HY1901_Lab1/solution1/csim.tcl
INFO: [HLS 200-10] Running 'C:/Xilinx/Vivado/2018.2/bin/unwrapped/win64.o/vivado_hls.exe'
INFO: [HLS 200-10] For user 'tampn' on host 'desktop-8ssem43' (Windows NT_amd64 version 6.2)
INFO: [HLS 200-10] In directory 'C:/Users/tampn'
INFO: [HLS 200-10] Opening project 'C:/Users/tampn/HY1901_Lab1'.
INFO: [HLS 200-10] Opening solution 'C:/Users/tampn/HY1901 Lab1/solution1'.
INFO: [SYN 201-201] Setting up clock 'default' with a period of 10ns.
INFO: [HLS 200-10] Setting target device to 'xczu3eg-sbva484-1-e'
INFO: [SIM 211-4] CSIM will launch GCC as the compiler.
make: 'csim.exe' is up to date.
A(2) + B(3) = 5
A(7) - B(5) = 2
A(10) * B(2) = 20
A(50) / B(5) = 10
INFO: [SIM 211-1] CSim done with 0 errors.
Finished C simulation.
```

Εάν το επιθυμείτε, στο παράθυρο επιλογών για τη προσομοίωση, μπορείτε να επιλέξετε την επιλογή Debug και μέσω του debugger να πραγματοποιήσετε την επίλυση τυχόν προβλημάτων.


Στη περίπτωση που η διαδικασία ολοκληρωθεί με επιτυχία, η σχεδίασή σας είναι τώρα έτοιμη για σύνθεση (synthesis). Σε αυτό το βήμα μετατρέπετε τον επιταχυντή σας που βρίσκεται σε υψηλό επίπεδο περιγραφής βασισμένος στη γλώσσα C++ σε περιγραφή χαμηλότερου επιπέδου (RTL) και σε γλώσσες VHDL, Verilog και SystemC.

Ποοτού όμως προχωρήσετε στο βήμα αυτό, πρέπει να βεβαιωθείτε ότι το εργαλείο γνωρίζει ποια συνάρτηση θα θεωρηθεί ως η top level έτσι ώστε να ξέρει με ποια θα επικοινωνήσει το testbench σας. Στη περίπτωση του project μας, χρησιμοποιούμε ως μια και μοναδική συνάρτηση αυτή με το όνομα simple ALU (επομένως πρέπει να την προσδιορίσουμε και στο σωστό σημείο).

Επιλέξτε *Project > Project Settings* και θα ανοίξει το παρακάτω παράθυρο. Εδώ και στην επιλογή *Synthesis* πρέπει να συμπληρώσετε το σωστό στοιχείο αναφορικά με *Top Function* και μετά πατήστε *OK*.



Μετά επιλέξτε την επιλογή *Run C Synthesis* από το toolbar ή χρησιμοποιήστε το μενού *Solution > Run C Synthesis*. Με την επιτυχή ολοκλήρωση του βήματος αυτού, ανοίγει αυτόματα το αρχείο report. Εξετάζοντας προσεκτικά το αρχείο αυτό, αποκτούμε μια πρώτη εντύπωση σχετικά με την hardware διάσταση της υλοποίησης μας. Αφιερώστε μερικά λεπτά έτσι ώστε να δείτε κάποια βασικά χαρακτηριστικά του design σας.



Εδώ μπορούμε να παρατηρήσουμε έναν αριθμό από πράγματα όπως:

Το φολόι το οποίο θέσαμε ως στόχο, έχουμε καταφέφει να το επιτύχουμε μιας και το Estimated μαζί με το Uncertainty δεν ξεπεφνούν το μέγεθος που οφίσαμε εμείς των 10ns.

Έχουμε ένα ελάχιστο latency ενός κύκλου και ένα μέγιστο latency 35 κύκλων. Με τη βοήθεια του Analysis θα εξετάσουμε σε ποια πράξη (πρόσθεση, αφαίρεση κτλ.) αναφέρετε το κάθε ένα από αυτά.

Επίσης, το interval μας λέει πότε διαβάζεται το επόμενο input. Στη ελάχιστη περίπτωση, αυτό είναι μετά από 2 κύκλους του φολογιού ενώ στη μέγιστη περίπτωση αυτό γίνεται μετά από 36 κύκλους. Επομένως το σχέδιο μας ΔΕΝ είναι pipelined μιας και για να ξεκινήσει ένα transaction θα πρέπει να έχει ολοκληρωθεί το προηγούμενο. Κανονικά μια τέτοια συμπεριφορά δεν μας ικανοποιεί και προχωρούμε προς τροποποίηση της λειτουργικότητας όπως θα κάνετε εσείς στο επόμενο σκέλος αυτού του εργαστηρίου.

Σχετικά με τον προσδιορισμό του αιτίου για το μέγιστο latency, επιλέξτε το *Analysis* στην επάνω δεξιά μεριά του εργαλείου και εξετάστε πολύ προσεκτικά το πεδίο *Performance*.

Cur	rent Module : simpleALU												
	Operation\Control Step	C0	C1	C2	C3	C4	C5	C6	C7	C8	C9	C10	C11
1	op_read(read)												
2	B_read(read)												
3	A_read(read)												
4	node_13(switch)												
5	C_assign_3(sdiv)												
6	C_assign_2(*)												
7	C_assign_1(-)												
8	node_24(write)												
9	C_assign(+)												
10	node_28(write)												
11	node_20(write)	1											
12	node_16(write)												

Εδώ παρατηρούμε ότι οι δύο πράξεις, πρόσθεση και αφαίρεση, χρειάζονται ένα κύκλο του ρολογιού για να ολοκληρωθούν. Ο πολλαπλασιασμός από την άλλη χρειάζεται έξι κύκλους και εάν προχωρήσουμε προς τα δεξιά θα προσέξουμε ότι τους 35 κύκλους latency τους χρειάζεται η πράξη της διαίρεσης. Τέλος, το να γράψουμε/διαβάσουμε δεδομένα προς και από το σύστημα μας, απαιτείται ένας μόνο κύκλος.

Επιστρέψτε στο Synthesis view.

Παρατηρήστε τα δεδομένα στο Summary του **Utilisation Estimates**. Εδώ μπορείτε να αποκτήσετε μια πρώτη εκτίμηση σχετικά με το πόσους πόρους της FPGA που έχουμε θέσει ως στόχο πρόκειται να χρησιμοποιήσουμε. Τα πεδία που έχουν το περισσότερο βάρος είναι αυτά των LUTs, FFs, DSPs και BRAMs.

Utilization Estimates					
─ Summary					
Name	BRAM_18K	DSP48E	FF	LUT	URAM
DSP	-	-	-	-	-
Expression	-	3	0	98	-
FIFO	-	-	-	-	-
Instance	-	-	394	238	-
Memory	-	-	-	-	-
Multiplexer	-	-	-	192	-
Register	-	-	36	-	-
Total	0	3	430	528	0
Available	432	360	141120	70560	0
Utilization (%)	0	~0	~0	~0	0

Να θυμάστε ότι αυτές οι τιμές είναι εκτιμήσεις και είναι πολύ πιθανό στην πραγματικότητα να αλλάξουν όταν πραγματοποιήσετε το βήμα Synthesis επιπέδου RTL μέσα από το εργαλείο SDSoC (Εργαστήριο 3). Τέλος, προχωρήστε παρακάτω για να δείτε την σύνοψη για το Interfacing του σχεδίου σας.


Interface								
⊡ Summary								
RTL Ports	Dir	Bits	Protocol	Source Object	C Type			
ap_clk	in	1	ap_ctrl_hs	simpleALU	return value			
ap_rst	in	1	ap_ctrl_hs	simpleALU	return value			
ap_start	in	1	ap_ctrl_hs	simpleALU	return value			
ap_done	out	1	ap_ctrl_hs	simpleALU	return value			
ap_idle	out	1	ap_ctrl_hs	simpleALU	return value			
ap_ready	out	1	ap_ctrl_hs	simpleALU	return value			
A	in	32	ap_none	Α	scalar			
В	in	32	ap_none	В	scalar			
ор	in	32	ap_none	ор	scalar			
С	out	32	ap_vld	C	pointer			
C_ap_vld	out	1	ap_vld	С	pointer			

Εδώ μπορούμε να παρατηρήσουμε τα σήματα και τα σχετικά πρωτόκολλα που θα χρησιμοποιηθούν για τη διεπαφή του επιταχυντή με το σύστημα επεξεργασίας.

Αρχικά έχουμε ένα σήμα **clock** και ένα σήμα **reset**, τα οποία σχετίζονται με το Source Object simpleALU, δηλαδή με τη σχεδίασή μας. Επιπλέον σήματα θα χρησιμοποιηθούν για το σκοπό του ελέγχου του επιταχυντή. Αυτά τα σήματα έχουν μπει αυτοματοποιημένα από το εργαλείο κατά τη διάρκεια της εκτέλεσης του βήματος synthesis.


Τα input A, B, op και output C σήματα εξυπηφετούνται από διαύλους εύφους 32-bit ενώ το output έχει ένα επιπλέον σήμα ($\mathbf{C_{ap_vld}}$) που οφίζει πότε τα δεδομένα εξόδου είναι valid. Τέλος, η επικοινωνία των input και output δεδομένων μας, αυτή τη στιγμή έχει υλοποιηθεί χωφίς να υπάφχει κάποιο I/O πρωτόκολλο (ap_none).

Σημειώστε ότι ψάχνοντας μέσα στο solution1 του project σας, μπορείτε να βρείτε όλα τα αρχεία που προέκυψαν από τη σύνθεση και για τις τρεις γλώσσες που προαναφέραμε (VHDL, Verilog και SystemC) και έτσι μπορεί κάποιος να μελετήσει τους σχετικούς κώδικες που δημιούργησε το εργαλείο.



Τώρα ήρθε η ώρα της επαλήθευσης του RTL κώδικα που προέκυψε μέσα από το στάδιο του synthesis. Εδώ θα χρησιμοποιηθεί το testbench αρχείο μας για να επαληθεύσουμε τις RTL περιγραφές και τα αποτελέσματα αυτής της διαδικασίας θα συγκριθούν με αυτά της προσομοίωσης που έλαβε χώρα νωρίτερα.

Πατήστε την επιλογή $Run\ C/RTL\ Cosimulation$ από το toolbar, εναλλακτικά χοησιμοποιήστε το μενού πηγαίνοντας $Solution > Run\ C/RTL\ Cosimulation$. Το παρακάτω παράθυρο θα εμφανιστεί.




Εδώ το εργαλείο μας παρουσιάζει μια σειρά από άμεσες δυνατότητες όπως το να ορίσουμε συγκεκριμένα τον προσομοιωτή που θα χρησιμοποιηθεί και το εάν θέλουμε να χρησιμοποιήσει την Verilog ή την VHDL περιγραφή επιπέδου RTL στη διαδικασία επαλήθευσης. Μια άλλη σημαντική δυνατότητα είναι αυτή του να μας αποθηκεύσει τη δραστηριότητα σε επίπεδο σημάτων για να μπορέσουμε να παρατηρήσουμε οπτικά τι έχει συμβεί κατά τη διάρκεια της προσομοίωσης/επαλήθευσης του RTL κώδικα μας. Βεβαιωθείτε ότι η επιλογή port είναι ενεργοποιημένη στο πεδίο Dump Trace.

```
$finish called at time : 595 ns : File "C:/Users/tampn/HY1901_Lab1, ## quit
INFO: [Common 17-206] Exiting xsim at Tue Sep 17 12:15:11 2019...
INFO: [COSIM 212-316] Starting C post checking ...
A(2) + B(3) = 5
A(7) - B(5) = 2
A(10) * B(2) = 20
A(50) / B(5) = 10
INFO: [COSIM 212-1000] *** C/RTL co-simulation finished: PASS ***
Finished C/RTL cosimulation.
```

Με την επιτυχή ολοκλήρωση και αυτού του βήματος, είμαστε έτοιμοι να εξετάσουμε τη συμπεριφορά του συστήματος μας στο χρόνο, σύμφωνα πάντα με το testbench που ορίσαμε νωρίτερα. Στη παραπάνω εικόνα μπορούμε να δούμε και το συνολικό χρόνο (execution time) που χρειάστηκε το design μας. Αν θέλουμε περισσότερη ανάλυση επιλέγουμε από το toolbar το *Open Wave Viewer...* ή το βρίσκουμε από το μενού ακολουθώντας *Solution > Open Wave Viewer...*


Περιμένουμε λίγα λεπτά και το Vivado μας ανοίγει το αποτέλεσμα της προσομοίωσης. Αφιερώστε μερικά λεπτά έτσι ώστε να καταλάβετε πώς ακριβώς έτρεξε η προσομοίωση. Η συνάρτηση που έχετε υλοποιήσει είναι απλή οπότε θα πρέπει να μπορείτε καταλάβετε διεξοδικά το τι απεικονίζεται.



Όταν τελειώσετε, βεβαιωθείτε ότι έχετε κλείσει το Vivado επιλέγοντας File > Exit.

Το τελευταίο βήμα που απομένει για την ολοκλήρωση της διαδικασίας του Vivado HLS είναι η δημιουργία ενός IP που θα αντιπροσωπεύει το σύστημα που σχεδιάσατε μέχρι στιγμής.

Επιλέγουμε το *Export RTL* από το toolbar ή το βοίσκουμε μέσω του μενού *Solution > Export RTL*. Το παρακάτω παράθυρο θα μας ανοίξει και αφού βεβαιωθούμε ότι για *Format Selection* έχουμε επιλέξει το *IP Catalog*, πατάμε OK.



Μόλις ολοκληρωθεί και αυτό το βήμα, μπορούμε να βρούμε το συμπιεσμένο αρχείο το οποίο είναι ουσιαστικά το πακεταρισμένο IP μας. Ανοίγοντας το **solution1** από το **project pane** και βρίσκοντας το sub-folder **impl > ip**, βλέπουμε ότι υπάρχει ένα .zip αρχείο. Αυτό είναι το IP που θα μπορούσαμε να χρησιμοποιήσουμε στο Vivado για να στήσουμε το σύνολο του συστήματος που θα υλοποιηθεί μέσα στην FPGA μας.



4. Σχεδίαση Η/W accelerator χοησιμοποιώντας το Vivado HLS (80%)

Χρησιμοποιώντας το Vivado HLS, σχεδιάστε το hardware accelerator MATRIX_MUL, ο οποίος θα υπολογίζει το γινόμενο 2 πινάκων όπως περιγράφονται στη συνέχεια.

$$A = \begin{pmatrix} A_{11} & A_{12} & \cdots & A_{1m} \\ A_{21} & A_{22} & \cdots & A_{2m} \\ \vdots & \vdots & \ddots & \vdots \\ A_{n1} & A_{n2} & \cdots & A_{nm} \end{pmatrix}, \qquad B = \begin{pmatrix} B_{11} & B_{12} & \cdots & B_{1p} \\ B_{21} & B_{22} & \cdots & B_{2p} \\ \vdots & \vdots & \ddots & \vdots \\ B_{m1} & B_{m2} & \cdots & B_{mp} \end{pmatrix},$$

Όπως φαίνεται στη παραπάνω εικόνα, ο Πίνακας A έχει διάσταση n x m, ενώ ο B έχει διάσταση m x p, όπου αναγκαστικά ο αριθμός των στηλών του A είναι ίδιος με τον αριθμό των γραμμών του B. Το γινόμενο των 2 πινάκων συμβολίζεται με AB και έχει διάσταση n x p όπως φαίνεται στη παρακάτω εικόνα:

$$AB = \begin{pmatrix} (AB)_{11} & (AB)_{12} & \cdots & (AB)_{1p} \\ (AB)_{21} & (AB)_{22} & \cdots & (AB)_{2p} \\ \vdots & \vdots & \ddots & \vdots \\ (AB)_{n1} & (AB)_{n2} & \cdots & (AB)_{np} \end{pmatrix}$$

Όπου ΑΒ ορίζεται ως:

$$(AB)_{ij} = \sum_{k=1}^{m} A_{ik} B_{kj}$$

Υποθέσεις:

Κάθε στοιχείο των πινάκων A και B, π.χ. A_{11} , B_{22} , είναι ένας μη προσημασμένος ακέραιος (unsigned integer) 8bit.

Κάθε στοιχείο του πίνακα AB, π.χ. AB11, AB22, είναι ένας μη προσημασμένος ακέραιος (unsigned integer) (16+lm)-bit (για λόγους απλότητας δηλώστε το ως 32bit unsigned integer).

- $m = 2^{lm}$, όπου lm είναι ένας ακέραιος τέτοιος ώστε $1 \le lm \le 7$, $\pi.\chi$. $m = 2^3 = 8$
- $n = 2^{\ln}$, όπου $\ln \epsilon$ ίναι ένας ακέραιος τέτοιος ώστε $1 \le \ln \le 7$, $\pi.\chi$. $n = 2^4 = 16$
- $p = 2^{lp}$, όπου lp είναι ένας ακέραιος τέτοιος ώστε $1 \le lp \le 7$, $\pi.\chi$. $p=2^5 = 32$

Ερώτημα 1 (30%)

Γοάψτε C κώδικα για το MATRIX_MUL στο Vivado HLS σύμφωνα με τους παραπάνω ορισμούς και αποθηκεύστε το στο source πεδίο του Vivado HLS. Ορίστε τα lm, ln, lp ως σταθερές χρησιμοποιώντας #define. Ορίστε τις τιμές m, n, p ως σταθερές οι οποίες εξαρτώνται από τις lm, ln, lp χρησιμοποιώντας #define. Υπολογίστε τη δύναμη του 2 χρησιμοποιώντας shift left. Μην αρχικοποιείτε αυτές τις τιμές χρησιμοποιώντας scanf().

Επίσης γράψτε ένα testbench σε C/C++ και προσθέστε το στο Vivado HLS, το οποίο:

- α) αρχικοποιεί τους πινάκες Α και Β με ψευδό-τυχαίες τιμές στο εύρος 0-255
- β) υπολογίζει το γινόμενο των 2 πινάκων χρησιμοποιώντας τόσο μια S/W μαζί με τη Η/W λύση ούτος ώστε να διασφαλίζει τη σωστή εκτέλεση της Η/W λειτουργικότητας.
- γ) Εκτυπώνει ευανάγνωστα τα αποτελέσματα μαζί με ακόλουθο μήνυμα «Test Passed» σε περίπτωση επιτυχίας.

Ερώτημα 2 (5%)

Κάντε σύνθεση τη παραπάνω σας σχεδίαση (C Synthesis) με default settings και συμπληρώστε τα ακόλουθα:

Estimated clock period:

Worst case latency:

Number of DSP48E used:

Number of BRAMs used:

Number of FFs used:

Number of LUTs used:

Εφώτημα 3 (5%)

Τρέξτε C/RTL cosimulation και βεβαιωθείτε ότι η σχεδίαση σας περνάει το test επιτυχώς και συμπληρώστε τα ακόλουθα για τις τιμές lm=ln=lp=7:

Τοtal Execution Time:

Min latency:

Avg. latency:

Max latency:

Ερώτημα 4 (40%)

Εφαρμόστε Vivado HLS directives (π.χ. ARRAY_PARTITION, PIPELINE, UNROLL) έτσι ώστε να βελτιώσετε όσο πιο πολύ μπορείτε το execution time⁵. Πληροφορίες για τα directives μπορείτε να βρείτε εδώ⁶. Πειραματιστείτε με διάφορες διαστάσεις των πινάκων. Τι

⁵ Αν χρειαστεί εφαρμόστε το TRIPCOUNT pragma για να ορίσετε τα όριο των επαναλήψεων.

⁶ https://www.xilinx.com/support/documentation/sw manuals/xilinx2018 1/ug1270-vivado-hls-opt-methodology-guide.pdf

παρατηρείτε στη περίπτωση όπου lm=7 και μεταβάλετε τις άλλες 2 διαστάσεις? Μόλις φτάσετε στη βέλτιστη λύση παρακαλώ πολύ συμπληρώστε τα ακόλουθα (για lm=ln=lp=7) καθώς και ποια directives χρησιμοποιήσατε για να φτάσετε σε αυτή και γιατί;

Estimated clock period:	
Number of DSP48E used:	
Number of BRAMs used:	
Number of FFs used:	
Number of LUTs used:	
Total Execution Time:	
Min latency:	
Avg. latency:	
Max latency:	

Τέλος υπολογίστε την επιτάχυνση (speed-up) της βέλτιστης hardware υλοποίηση σας συγκριτικά με:

- α) την αρχική σχεδίαση σας σε hardware
- β) την υλοποίηση σας σε software