ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ

ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ

ΗΥ1901- Ειδικές Αρχιτεκτονικές Υπολογιστών

Εργαστήριο 2 Οργάνωση Υλικού με το Vivado


N. Ταμπουράτζης - Π. Μουσουλίωτης

Διδάσκων: Ιωάννης Παπαευσταθίου


Version 0.1

1. Εισαγωγή

Στο εργαστήριο 1 ασχοληθήκαμε με τη σχεδίαση του επιταχυντή μας με τη χρήση του εργαλείου Vivado HLS. Στο παρόν εργαστήριο θα οργανώσουμε το υλικό μέρος της πλατφόρμας που θα χρησιμοποιήσουμε για να διασυνδέσουμε τον επιταχυντή μας. Η πλατφόρμα αποτελείται από υλικό και λογισμικό συστήματος όπως φαίνεται στο παρακάτω σχήμα. Στο παρόν εργαστήριο θα ασχοληθούμε με το τμήμα που περικλείεται στο μπλε πλαίσιο, το "Υλικό" της πλατφόρμας.



Το υλικό της πλατφόρμας αποτελείται από το FPGA SoC που θα χρησιμοποιήσουμε, το xczu3eg-sbva484-1-e, το οποίο βρίσκεται πάνω στην πλακέτα Ultra96v1 (version 1.2). Στο πιο κάτω σχήμα φαίνεται η πλακέτα Ultra96v1 που περιλαμβάνει το FPGA SoC xczu3eg-sbva484-1-e (το FPGA SoC δεν φαίνεται στο σχήμα γιατί βρίσκεται στην άλλη πλευρά της πλακέτας).



Η οργάνωση του υλικού θα γίνει με τη χρήση του εργαλείου Vivado της Xilinx και αφορά:


- τον καθορισμό του FPGA SoC και της πλακέτας που θα χρησιμοποιήσουμε
- την επιλογή, την παραμετροποίηση και τη διασύνδεση τμημάτων του FPGA SoC και της πλακέτας έτσι ώστε να εξυπηρετεί τη σχεδίασή μας

Σε αυτό το εργαστήριο θα εξοικειωθούμε με τη σουίτα σχεδίασης Vivado¹ της Xilinx (Vivado Design Suite) και πιο συγκεκριμένα με τη δυνατότητα σχεδίασης με IP^2 blocks της σουίτας (IP Integrator).

Η οργάνωση του υλικού (από εδώ και πέρα θα την αποκαλούμε και ως η "σχεδίασή" μας) θα αποτελεί μία Zynq® UltraScale+ MPSoC σχεδίαση που θα περιλαμβάνει έναν ARM ως σύστημα επεξεργασίας (processing system - PS) καθώς και IP blocks στο τμήμα προγραμματιζόμενης λογικής (programmable logic - PL). Στο πιο κάτω σχήμα φαίνεται η απλοποιημένη αναπαράσταση της αρχιτεκτονικής Zynq των FPGA SoCs της Xilinx.

¹ https://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug910-vivado-getting-started.pdf

² https://whatis.techtarget.com/definition/IP-core-intellectual-property-core



Κάνοντας χρήση της δυνατότητας IP Integrator του Vivado, θα εισάγουμε στη σχεδίασή μας τα εξής IPs:

- ΙΡ για διαχείοιση σήματος οολογιού (Clocking Wizard IP) το οποίο θα χοησιμοποιηθεί για την παραγωγή σημάτων οολογιού με διαφορετικές συχνότητες για χρήση από τον επιταχυντή μας
- ΙΡ για σύγχοονη επανεκκίνηση πηγών σημάτων οολογιού (Processor System Reset IP)
- ΙΡ για συγχώνευση όλων των πηγών σημάτων διακοπής από μπλοκς στο PL προς το PS (Concat IP)


Επίσης, μέσω του Vivado θα γίνει επιλογή των διαθέσιμων διεπαφών επικοινωνίας μεταξύ του PS και του επιταχυντή στο PL. Στο τέλος, η IP σχεδίαση μαζί με την πληφοφοφία που αφοφά τις διεπαφές επικοινωνίας θα αποθηκευτούν σε ένα αφχείο (το αφχείο υποστήφιξης συσκευής - Device Support Archive - DSA) το οποίο θα χφησιμοποιηθεί για να τον οφισμό της πλατφόφμας η οποία με τη σειφά της θα χφησιμοποιηθεί από το εφγαλείο SDSoC (Εφγαστήφιο 3).

2. Δημιουργία νέου project στο Vivado


Αφού ανοίξετε το Vivado IDE, επιλέξτε στο Quick Start το **Create Project** όπως φαίνεται στην πιο κάτω εικόνα.




Πατήστε **Next** στο παράθυρο που θα ανοίξει για να αρχίσετε τη δημιουργία του καινούριου project. Στο παράθυρο που ακολουθεί (New Project), δώστε ως όνομα του project το **ultra96v1** και επιλέξτε την τοποθεσία που επιθυμείτε να αποθηκευτεί.



Στο παράθυρο Project Type επιλέξτε RTL Project, επιλέξτε το **Do not specify sources at this time** και πατήστε στο **Nex**t για να δημιουργήσετε ένα project στο οποίο η σχεδίαση θα γίνει με IP blocks με τη χρήση του IP Integrator χωρίς την εισαγωγή πηγαίων αρχείων (source files).



Στο παράθυρο Default Part επιλέξτε το **Boards**, στο πεδίο Search πληκτρολογήστε το **ultra96v1** και κάντε κλικ πάνω στην πλακέτα που βγάζει από κάτω ως αποτέλεσμα - την **Ultra96v1 Evaluation Platform**.




Το τελευταίο παράθυρο που λέγεται New Project Summary θα πρέπει να περιλαμβάνει τις ίδιες πληροφορίες με την πιο κάτω εικόνα.



3. Δημιουργία σχεδίασης με χρήση IP blocks


Αφού έχουμε ολοκληφώσει τη διαδικασία δημιουργίας ενός καινούριου project, το Vivado IDE μας παρουσιάζει ένα παράθυρο που αποτελείται από πολλά υπο-παράθυρα, τα οποία περιλαμβάνουν πληροφορίες σχετικά με το project μας. Ένα από αυτά τα υπο-παράθυρα, το Flow Navigator, παίζει καθοριστικό ρόλο στη σχεδίαση αφού περιγράφει τα διάφορα βήματα που έχει τη δυνατότητα να ακολουθήσει ένας σχεδιαστής κατά τη ροή της σχεδίασης. Επειδή η σχεδίασή μας θα γίνει με τη χρήση IP blocks, επιλέγουμε στο Flow Navigator το Create Block Design που μπορούμε να το βρούμε αφού αναπτύξουμε (expand) το εργαλείο IP INTEGRATOR.



Στο παράθυρο που θα ανοίξει εισάγουμε το όνομα της σχεδίασής μας.

ΠΡΟΣΟΧΗ: Το όνομα αυτό πρέπει να είναι ίδιο με το όνομα της τελικής πλατφόρμας που θα χρησιμοποιηθεί από το SDSoC.


Εισάγουμε το **ultra96v1** ως όνομα και επιλέγουμε το **OK**.



Παρατηρούμε ότι το παράθυρο του Vivado IDE αλλάζει μορφή - το Flow Navigator παράθυρο παραμένει στην ίδια μορφή ενώ το PROJECT MANAGER υπό-παράθυρο δίνει τη θέση του στο BLOCK DESIGN υπό-παράθυρο. Τώρα είμαστε έτοιμοι για να αρχίσουμε τη σχεδίασή μας. Ο πιο κάτω πίνακας δίνει μια συνοπτική περιγραφή των IP blocks που θα περιλαμβάνει η σχεδίασή μας.

IP Block	Usage Summary	
Zynq UltraScale+ MPSoC Processor System (PS)	 Dual-core Arm processor with cache hierarchy Integrated I/O peripherals DDR memory controller with external memory interface PS to Programmable Logic (PL) interconnects PL to PS interconnects 	
Processor System Reset Block (PL)	Reset sequencing and synchronization block for PL logic	
Clocking Wizard (PL)	Multiple output clock generator to drive PL logic	
Concat Block (PL)	 PL interrupt structure that feeds Zynq UltraScale+ MPSoC PS interrupt request input 	


Στο τμήμα **Diagram** του BLOCK DESIGN υπό-παράθυρου, πατάμε πάνω στο σύμβολο + για να προσθέσουμε IP blocks ή κάνουμε δεξί κλικ στο **Diagram** τμήμα και επιλέγουμε **Add IP**. Στο παράθυρο που ανοίγει, εισάγουμε **zynq** στο πεδίο αναζήτησης **Search** και πατάμε **Enter** ή **διπλό κλικ** πάνω στο **Zynq UltraScale+ MPSoC** για να το εισάγουμε στο διάγραμμά μας. Με αυτόν τον τρόπο εισάγουμε το PS στη σχεδίασή μας.



ΠΑΡΑΤΗΡΗΣΤΕ: Κάτω από το τμήμα Diagram στο υπό-παράθυρο BLOCK DESIGN υπάρχει ένα τμήμα μηνυμάτων που περιλαμβάνει ένα tab που ονομάζεται Tcl Console. Στο Tcl Console αναγράφονται όλες οι ενέργειές μας στο Vivado IDE σε μορφή εντολών. Οπότε αντί των ενεργειών μας, θα μπορούσαμε να δώσουμε ως είσοδο στο Vivado ένα script Tcl για να δημιουργήσουμε το project και τη σχεδίασή μας. Επειδή η σχεδίαση με χρήση Tcl script είναι


πιο προχωρημένη (advanced), δεν θα την ακολουθήσουμε στα πλαίσια αυτού του εργαστηρίου.

Στο τμήμα Diagram έχει εμφανιστεί ένα μήνυμα του **Designer Assistance** το οποίο λέει **Run Block Automation**. Αυτού του είδους τα μηνύματα εμφανίζονται κατά τη διάφκεια της σχεδίασης για να γίνουν αυτόματα κάποιες ενέργειες και να απλοποιηθεί η διαδικασία. Κάνοντας κλικ στο **Run Block Automation** ανοίγει ένα παράθυρο το οποίο μας ενημερώνει ότι μπορεί να διαμορφώσει το PS ώστε να ανταποκρίνεται στις διασυνδέσεις του με τα περιφερειακά της υπόλοιπης πλακέτας Ultra96v1 (**Apply Board Preset**) όπως αυτή παρουσιάστηκε σε σχήμα της παραγράφου 1 του παρόντος εργαστηρίου. Επιλέγουμε **ΟΚ** για να συνεχίσουμε τη σχεδίαση.




Automatically make connections in your design by checking the boxes of the blocks to connect. Select a block on the left to display its configuration options on the right.






Επαναλαμβάνουμε τη διαδικασία προσθήκης IP, για να προσθέσουμε τα **Processor System Reset**, **Clocking Wizard** και **Concat** IPs όπως φαίνεται στην παρακάτω εικόνα. Αυτά τα IPs κάνουν χρήση των πόρων του PL (FPGA) για να υλοποιηθούν.



Μετά την εισαγωγή των IP blocks, θα ποέπει να ουθμίσουμε τις παραμέτους τους ώστε να ανταποκρίνονται στις απαιτήσεις της σχεδίασής μας. Πρώτα θα ουθμίσουμε το Zynq UltraScale+ MPSoC IP block πατώντας διπλό κλικ πάνω του. Για να ενεργοποιήσουμε τις διακοπές από το PL προς το PS επιλέγουμε το PS-PL Configuration που βρίσκεται στο Page Navigator τμήμα του παραθύρου Re-customize IP και αναπτύσσουμε στα δεξιά του Page Navigator το General -> Interrupts -> PL to PS και εισάγουμε τον αριθμό 1 στα IRQ0[0-7] και IRQ1[0-7]. Με αυτή μας την ενέργεια επιτρέπουμε την διαχείριση 8 ξεχωριστών σημάτων διακοπής από την κάθε interrupt είσοδο του PS. Με αυτόν τον τρόπο ενεργοποιούμε τη PS-PL διεπαφή διακοπών η οποία θα συνδεθεί με το Concat IP που βρίσκεται στο PL. Η είσοδος του Concat IP θα παραμείνει ελεύθερη για να χρησιμοποιηθεί από το SDSoC έτσι ώστε να διασυνδέσει σήματα διακοπών από τον επιταχυντή που βρίσκεται στο PL προς το PS.


Zynq UltraScale+ MPSoC (3.2) 🚯 Documentation 🛕 Presets 📄 IP Location **Page Navigator** PS-PL Configuration ← Q X ♦ Switch To Advanced Mod Search: Q-PS UltraScale+ Block Desig Name Select I/O Configuration General Interrupts Clock Configuration ∨ PL to PS 1 IRQ0[0-7] DDR Configuration IRQ1[0-7] 1 PS-PL Configuration APU Legacy Interrupts(IRQ, ... RPU Legacy Interrupts(IRQ, ...

Επιλέγουμε ξανά το PS-PL Configuration που βοίσκεται στο Page Navigator τμήμα του παραθύρου Re-customize IP και αναπτύσσουμε στα δεξιά του Page Navigator το PS-PL Interfaces -> Master Interface και αποεπιλέγουμε τα ΑΧΙ ΗΡΜ0 FPD and ΑΧΙ ΗΡΜ1 FPD. Αυτό το κάνουμε για να αποδεσμεύσουμε αυτές τις διεπαφές από το PS για να μπορούν να χρησιμοποιηθούν από τον επιταχυντή μέσω του εργαλείου SDSoC. Πατάμε το ΟΚ που βρίσκεται κάτω δεξιά για να κλείσουμε το παράθυρο Re-customize IP.



Κάνουμε διπλό-κλικ πάνω στο Clocking Wizard IP για να το παραμετροποιήσουμε. Στην καρτέλα Clocking Options του παραθύρου Re-customize IP παρατηρήστε ότι το ρολόι εισόδου (clk_in1) στο Clocking Wizard IP έχει τιμή 100MHz - αυτό το σήμα παρέχεται από το PS (είναι το σήμα pl_clk0 του Zynq UltraScale+ MPSoC IP). Το Clocking Wizard IP μπορεί να χρησιμοποιηθεί για την παραγωγή σημάτων ρολογιού με συχνότητα είτε μεγαλύτερη είτε μικρότερη από τη συχνότητα του σήματος ρολογιού εισόδου (clk_in1). Βεβαιωθείτε ότι στην καρτέλα Output Clocks το σήμα clk_out1 έχει τιμή 100MHz. Επίσης βεβαιωθείτε ότι το Reset

Type είναι ουθμισμένο στην επιλογή **Active Low**. Πατάμε το **OK** που βοίσκεται κάτω δεξιά για να κλείσουμε το παράθυρο **Re-customize IP**.




Κάνουμε διπλό-κλικ πάνω στο **Concat** IP για να το παραμετροποιήσουμε. Θέτουμε την τιμή **1** στο πεδίο **Number of Ports** και πατάμε το **OK** που βρίσκεται κάτω δεξιά για να κλείσουμε το παράθυρο **Re-customize IP**. Το εργαλείο SDSoC θα διοχετεύσει διακοπές από το PL προς το PS μέσω του **Concat** IP.

Στη συνέχεια επιλέγουμε το Run Connection Automation του Designer Assistance (το μήνυμα εμφανίζεται κάτω από το τμήμα Diagram του παφαθύφου BLOCK DESIGN). Η ενέφγεια αυτή μας βοηθάει στο να διασυνδέσουμε τα Clocking Wizard και Processor System Reset IP blocks με το Zynq UltraScale+ MPSoC IP block. Το σήμα clk_in1 του Clocking Wizard IP θα πφέπει να συνδεθεί με το pl_clk0 του PS και το slowest_sync_clk setting του Processor System Reset IP θα πφέπει να συνδεθεί με το clk_out1 του Clocking Wizard IP.

Automatically make connections in your design by checking the boxes of the interfaces to connect. Select an interface on the left to display its configuration options on the right.






Τέλος, υλοποιούμε "με το χέρι" τις υπόλοιπες απαραίτητες διασυνδέσεις - χρησιμοποιώντας τη λειτουργία "drag-n-drop" ξεκινώντας από την είσοδο/έξοδο του ενός IP block και καταλήγοντας στην είσοδο/έξοδο του άλλου. Συγκεκριμένα κάνουμε τις εξής διασυνδέσεις:

- το σήμα εξόδου pl_resetn0 του Zynq UltraScale+ MPSoC IP συνδέεται στο σήμα εισόδου resetn του Clocking Wizard IP
- το σήμα εξόδου pl_resetn0 του Zynq UltraScale+ MPSoC IP συνδέεται στο σήμα εισόδου ext_reset_in του Processor System Reset IP
- το σήμα εξόδου locked του Clocking Wizard IP συνδέεται στο σήμα εισόδου dcm_locked του Processor System Reset IP
- το σήμα εξόδου dout[0:0] του Concat IP συνδέεται στο σήμα εισόδου pl_ps_irq0[0:0]
 του Zynq UltraScale+ MPSoC IP

Πατώντας πάνω στο κουμπί **Regenerate Output** (κυκλικό βελάκι που βρίσκεται στο πάνω μέρος του τμήματος **Diagram**) η σχεδίασή μας θα πρέπει να πάρει τη μορφή της παρακάτω εικόνας.



Τέλος, πατώντας πάνω στο κουμπί **Validate Design** (τετραγωνάκι με 'ν' που βρίσκεται στο πάνω μέρος του τμήματος **Diagram**) θα πρέπει να μας ανοίξει ένα παράθυρο που θα μας ενημερώνει ότι η μέχρι τώρα σχεδίασή μας δεν περιλαμβάνει σφάλματα.

4. Προσθήκη ρολογιών, σημάτων Reset και διακοπών

Η μέχοι τώρα σχεδίασή μας περιλαμβάνει για τον accelerator 1 ρολόι, 1 σήμα reset και 8 σήματα διακοπής. Σε αυτή τη παράγραφο θα προσθέσουμε σήματα ρολογιού, reset και διακοπών για να μπορεί στο τέλος η πλατφόρμα μας να υποστηρίξει εφαρμογές που έχουν περισσότερες απαιτήσεις χωρίς να χρειάζεται να την ξανα-δημιουργήσουμε για να προσθέσουμε αυτές τις δυνατότητες.

Για το σκοπό αυτό παραμετροποιήστε το **Clocking Wizard** IP έτσι ώστε να παράγει ακόμα 6 ρολόγια με τις εξής συχνότητες: 75, 150, 200, 300, 400, 600 MHz.

Εισάγετε ακόμα 6 **Processor System Reset** IPs (hint: μποφείτε να κάνετε copy-paste το υπάρχον).


Αντιγράψτε το **Concat** IP έτσι ώστε να έχετε συνολικά 2.

Εκτελέστε το Connection Automation και αντιστοιχίστε στο κάθε σήμα slowest_sync_clk του κάθε καινούργιου Processor System Reset IP το κάθε καινούργιο ρολόι από το Clocking Wizard IP (π . χ . το slowest_sync_clk του proc_sys_reset_6 αντιστοιχίζεται με το σήμα clk_out7 του clk_wiz_0).

Κάντε τις εξής διασυνδέσεις "με το χέρι":

- το σήμα εξόδου pl_resetn0 του Zynq UltraScale+ MPSoC IP συνδέεται στα σήματα εισόδου ext_reset_in των Processor System Reset IPs
- το σήμα εξόδου locked του Clocking Wizard IP συνδέεται στα σήματα εισόδου dcm_locked των Processor System Reset IPs
- το σήμα εξόδου dout[0:0] του xlconcat_1 Concat IP συνδέεται στο σήμα εισόδου pl_ps_irq1[0:0] του Zynq UltraScale+ MPSoC IP

Κάντε **Regenerate Output** και **Validate Design**. Η σχεδίασή σας θα ποέπει να είναι όμοια με την πιο κάτω εικόνα (οι διασυνδέσεις ποέπει να είναι οι ίδιες παρά τη διαφορετική διαρούθμιση των blocks).




5. Καθορισμός των hardware διεπαφών

Σε αυτό το βήμα της σχεδίασης θα καθορίσουμε τις ιδιότητες της πλατφόρμας μας ώστε να μπορούν να χρησιμοποιηθούν από το εργαλείο SDSoC. Συγκεκριμένα, θα καθορίσουμε:


- τις διεπαφές για την επικοινωνία δεδομένων μεταξύ PS και PL
- τα διαθέσιμα σήματα φολογιού
- τα διαθέσιμα σήματα διακοπών

Για το σκοπό αυτό, επιλέγουμε από το κυρίως μενού του Vivado Window -> Platform Interfaces και κάνουμε κλικ πάνω στο Enable platform interfaces.

Το τμήμα **Platform Interfaces** εμφανίζει όλα τα σήματα της σχεδίασής μας που θα μπορούσαν να επιλεγούν για να γίνουν διαθέσιμα στην πλατφόρμα μας. Μπορούμε να επιλέξουμε ποια σήματα θα γίνουν διαθέσιμα στην πλατφόρμα επιλέγοντας τα επιθυμητά σήματα, πατώντας δεξί κλικ και επιλέγοντας το **Enable**.



Κάτω από το τμήμα Platform Interfaces υπάρχει το τμήμα Platform Interface Properties στο οποίο μπορούμε να καθορίσουμε ποιο θα είναι το προεπιλεγμένο (default) σήμα ρολογιού κατά τη χρήση της πλατφόρμας από το SDSoC. Επιλέγουμε το clk_out1 (100MHz) και στο τμήμα Platform Interface Properties επιλέγουμε το is_default*.




Με τον ίδιο τρόπο επιλέξτε και ενεργοποιήστε τα ΑΧΙ interfaces για επικοινωνία δεδομένων μεταξύ PS και PL - ενεργοποιήστε τα όλα εκτός από τα pl_clk0, S_AXI_ACP_FPD, και S_AXI_LPD.


Τέλος, ενεργοποιήστε τα σήματα διακοπής από 0 μέχρι και 7 για τα **Concat** IPs.

6. Παραγωγή HDL και DSA αρχείων

Σε αυτό το βήμα θα δημιουργησουμε HDL αρχεία για τη σχεδίασή μας. Στο τμήμα Sources βρίσκουμε το ultra96v1.bd) πατάμε δεξί κλικ πάνω του και επιλέγουμε Generate Output Products. Στο παράθυρο που θα ανοίξει επιλέγουμε Generate.



Αφού τελειώσει η παραπάνω ενέργεια (και το παράθυρο του Vivado γράφει Ready πάνω δεξιά), πατάμε ξανά δεξί κλικ πάνω στο ultra96v1 (ultra96v1.bd) και επιλέγουμε Create HDL Wrapper για τη δημιουργία HDL περιγραφής της πλατφόρμας μας. Επιλέγουμε OK.



Στη συνέχεια, επιλέγουμε τη δημιουργία του bitstream αρχείου της μέχρι τώρα σχεδίασης. Με αυτό το αρχείο θα μπορούσαμε να προγραμματίσουμε το FPGA για να επιτελέσει κάποια λειτουργία (προς το παρόν μας υπολείπεται ο επιταχυντής οπότε δεν θα το χρησιμοποιήσουμε). Για το σκοπό αυτό, επιλέγουμε στο Flow Navigator το PROGRAM AND DEBUG -> Generate Bitstream. Επιλέγουμε Yes για να εκτελεστούν τα synthesis and implementation και στο επόμενο παράθυρο επιλέγουμε OK.

Μετά το τέλος της προηγούμενης ενέργειας, επιλέγουμε **Cancel** στο παράθυρο που θα ανοίξει. Στη συνέχεια, επιλέγουμε **File** -> **Export** > **Export** Hardware από το κυρίως μενού και επιλέγουμε το **Include Bitstream** για να κάνουμε εξαγωγή της μέχρι τώρα σχεδίασής μας.

Export hardwa development t	vare 🗼	
☑ <u>I</u> nclude bi	tstream	
<u>E</u> xport to:	<local p="" projec<="" to=""></local>	t>
?	OK	Cancel

Τέλος, εκτελούμε τις εξής 2 εντολές στο **Tcl Console** (που βρίσκεται στο κάτω μέρος του παραθύρου του Vivado) για τη δημιουργία και την επαλήθευση του DSA αρχείου.

```
validate_dsa <τοποθεσία_αρχείου>/όνομα_αρχείου.dsa \pi.\chi. write_dsa -force -include_bit /mnt/terabyte/pmousoul_data/projects/vivado_2018.2/ultra96v1/ultra96v1.dsa validate dsa
```

/mnt/terabyte/pmousoul_data/projects/vivado_2018.2/ultra96v1/ultra96v1.dsa

write_dsa -force -include_bit <τοποθεσία_αρχείου>/όνομα_αρχείου.dsa

Μπορείτε να κλείσετε το Vivado. Το παραγόμενο DSA αρχείο αναπαριστά το υλικό μέρος της πλατφόρμας. Στο Εργαστήριο 3 θα δημιουργήσουμε το λογισμικό μέρος της πλατφόρμας με τη χρήση του PetaLinux και τελικά την πλατφόρμα με τη χρήση του εργαλείου SDSoC. Στη συνέχεια, θα δώσουμε στο SDSoC ως είσοδο τα παραγόμενα αρχεία που αναπαριστούν το λογισμικό συστήματος και το υλικό της πλατφόρμας. Τέλος, θα χρησιμοποιήσουμε αυτή την πλατφόρμα για να αναπτύξουμε την εφαρμογή μας.