## <u>Esame di stato del 29/5/2007</u> <u>per l'abilitazione alla professione di Ingegnere:</u> <u>Previgente Ordinamento - settore Elettronico</u>

Al candidato e' richiesto il progetto di una scheda di interfaccia digitale per il trasferimento dati provenienti da un sensore a matrice da 256 elementi verso una unità di comunicazione dati collegata ad una rete locale.

La stringa in ingresso e' quindi costituita da una parola digitale da 256 bit (Data Word) (logica 0-3.3 V) che viene letta in base alla rivelazione di un evento di trigger proveniente da una unità di controllo esterna al sistema. La max frequenza degli eventi di trigger è di 1 MHz e la durata dei singoli impulsi variabile tra 200 e 300 ns.

Ad ogni evento di trigger l'unità di controllo esterna fornisce anche un codice progressivo ciclico ad 8 bit (Event Count Number) il quale dovra' essere letto ed associato alla parola dei dati di 256 bit. Ad ogni evento di trigger un contatore sulla scheda di interfaccia ad 8 bit verrà incrementato e genererà un altro codice progressivo ciclico di controllo (Event Count Check Number). Anche questo codice dovrà essere letto e memorizzato in modo sincrono assieme a ECN e DW, per ottenere un dato di lunghezza totale 272 bit.

Il max numero di eventi e' pari 2x10<sup>5</sup> che vengono temporaneamente memorizzati su un supporto di memoria volatile.

Alla fine dell'esperimento tutti i dati memorizzati devono essere trasferiti verso l'unità di comunicazione che colloquia con la scheda di interfaccia mediante un semplice sistema di handshacking digitale ed una porta di I/O da 64 bit per i dati e 8 bit per i segnali di controllo. Alla fine del trasferimento di tutti i dati presenti in memoria, la scheda interfaccia segnala tale condizione alla scheda di comunicazione e si pone in condizione di attesa di un segnale di reset. Dopo il reset la scheda si trova nello stato di attesa di un nuovo trigger per la lettura di nuovi dati.

Il candidato deve quindi realizzare il progetto di tale sistema definendo i seguenti punti:

- 1) schema a blocchi della scheda di interfaccia
- 2) modalità di handshacking con la unità di comunicazione per il trasferimento dati
- 3) scelta dei componenti digitali (FPGA, memorie, etc.) con relative caratteristiche
- 4) descrizione degli stati di funzionamento della scheda e relativi comandi per cambiare stato.

5) valutazione della complessità realizzativa della soluzione proposta (costi, ingombro, consumo di potenza)