## Αρχιτεκτονική Υπολογιστών

Κεφάλαιο #4 (α)

Single Cycle Datapath Design

Διονύσης Πνευματικάτος

pnevmati@cslab.ece.ntua.gr

5ο εξάμηνο ΣΗΜΜΥ – Ακαδημαϊκό Έτος: 2022-23 Τμήμα 3 (ΠΑΠΑΔ-Ω)

http://www.cslab.ece.ntua.gr/courses/comparch/


#### Εισαγωγή

- Παράγοντες απόδοσης της CPU
  - Πλήθος εντολών
    - Καθορίζεται από την αρχιτεκτονική συνόλου εντολών και το μεταγλωττιστή
  - CPΙ και Χρόνος κύκλου
    - Καθορίζεται από το υλικό της CPU
- Θα εξετάσουμε δύο υλοποιήσεις του MIPS
  - Μια απλουστευμένη έκδοση
  - Μια πιο ρεαλιστική έκδοση με διοχέτευση (pipeline)
- Απλό υποσύνολο, δείχνει τις περισσότερες πτυχές
  - Αναφορά μνήμης: 1w, sw
  - Αριθμητικές/λογικές: add, sub, and, or, slt
  - Μεταφοράς ελέγχου: beq, j



#### **MIPS Instruction Formats**

All MIPS instructions are 32 bits long. The three instruction formats:



- The fields are:
  - op: operation of the instruction
  - rs, rt, rd: the source and destination register specifiers
  - shamt: shift amount
  - funct: selects the variant of the operation in the "op" field
  - address / immediate: address offset or immediate value
  - target address: target address of the jump instruction



#### Βήμα 1α: ένα υποσύνολο εντολών MIPS

#### ADD and SUB

- addU rd, rs, rt
- subU rd, rs, rt

31	26	21	21 16		6	0	
	ор	rs	rt	rd	shamt	funct	
	6 bits	5 bits	5 bits	5 bits	5 bits	6 bits	

#### OR Immediate:

ori rt, rs, imm16

31	26	26 21		0
	ор	op rs		immediate
	6 bits	5 bits	5 bits	16 bits

#### LOAD and STORE Word

- Iw rt, rs, imm16
- sw rt, rs, imm16

3′	1 26	21	16	0
	ор	o rs		immediate
	6 bits	5 bits	5 bits	16 bits

#### **BRANCH:**

beq rs, rt, imm16

31	26	21	16			
	ор	op rs		immediate		
	6 bits	5 bits	5 bits	16 bits		



#### Εκτέλεση εντολής

- PC → μνήμη εντολών, προσκόμιση (fetch) εντολής
- Αριθμοί καταχωρητών → αρχείο καταχωρητών (register file), ανάγνωση καταχωρητών
- Ανάλογα με τη κατηγορία της εντολής
  - Χρήση της ALU για τον υπολογισμό
    - Αριθμητικού αποτελέσματος
    - Διεύθυνσης μνήμης για εντολές load/store
    - Διεύθυνση προορισμού διακλάδωσης
  - Προσπέλαση μνήμης δεδομένων για load/store
  - PC ← διεύθυνση προορισμού ή PC + 4



#### **Logical Register Transfers**


- RTL gives the meaning of the instructions
- All start by fetching the instruction

```
op | rs | rt | rd | shamt | funct = MEM[ PC ]
op | rs | rt | Imm16 = MEM[ PC ]
```


```
Register Transfers
inst
ADDU
                                                          PC <- PC + 4
           R[rd] \leftarrow R[rs] + R[rt];
SUBU
                                                          PC <- PC + 4
           R[rd] \leftarrow R[rs] - R[rt];
           R[rt] \leftarrow R[rs] \mid zero ext(Imm16);
ORi
                                                         PC \leftarrow PC + 4
           R[rt] \leftarrow MEM[R[rs] + sign_ext(Imm16)]; PC \leftarrow PC + 4
LOAD
           MEM[ R[rs] + sign_ext(Imm16) ] <- R[rt]; PC <- PC + 4
STORE
BEQ
            if (R[rs] == R[rt]) then PC <- PC + 4 + sign ext(Imm16)] || 00
                                else PC <- PC + 4
```



## Επισκόπηση της CPU




#### Πολυπλέκτες





# Έλεγχος



#### Επανάληψη λογικής σχεδίασης


- Η πληροφορία κωδικοποιείται δυαδικά
  - Χαμηλή τάση = 0, Υψηλή τάση = 1
  - Ένα καλώδιο ανά bit
  - Δεδομένα πολλών bit κωδικοποιούνται με διαύλους πολλών καλωδίων
- Συνδυαστικό στοιχείο
  - Επενεργεί σε δεδομένα
  - Η έξοδος είναι συνάρτηση της εισόδου
- Στοιχεία κατάστασης (ακολουθιακά)
  - Αποθηκεύουν πληροφορίες




## Συνδυαστικά στοιχεία

- Πύλη AND
  - Y = A & B

Πολυπλέκτης



Αθροιστής



Αριθμητική/Λογική Μονάδα


$$Y = F(A, B)$$

$$A \rightarrow ALU \rightarrow Y$$

$$B \rightarrow F$$

#### Ακολουθιακά στοιχεία


- Καταχωρητής: αποθηκεύει δεδομένα σε ένα κύκλωμα
  - Χρησιμοποιεί σήμα ρολογιού για να καθορίσει πότε ενημερώνεται η αποθηκευμένη τιμή
  - Ακμοπυροδοτούμενη: ενημέρωση όταν το Clk αλλάζει από 0 σε 1





#### Ακολουθιακά στοιχεία


- Καταχωρητής με έλεγχο εγγραφής
  - Ενημερώνει στην ακμή του ρολογιού μόνο όταν η είσοδος ελέγχου εγγραφής είναι 1
  - Χρησιμοποιείται όταν η αποθηκευμένη τιμή απαιτείται αργότερα






#### Μεθοδολογία χρονισμού

- Η συνδυαστική λογική μετασχηματίζει τα δεδομένα στη διάρκεια των κύκλων ρολογιού
  - Μεταξύ ακμών ρολογιού
  - Είσοδος από στοιχεία κατάστασης, έξοδος σε στοιχεία κατάστασης
  - Η μεγαλύτερη καθυστέρηση καθορίζει την περίοδο του ρολογιού



#### **Clocking Methodology**



- Όλοι οι καταχωρητές έχουν το ίδιο ρολόι
- Cycle Time = CLK-to-Q + Longest Delay Path + Setup + Clock Skew
- (CLK-to-Q + Shortest Delay Path Clock Skew) > Hold Time




#### Κατασκευή διαδρομής δεδομένων

- Διαδρομή δεδομένων (datapath)
  - Στοιχεία που επεξεργάζονται δεδομένα και διευθύνσεις στη CPU
    - Καταχωρητές, ALU, πολυπλέκτες, μνήμες, ...
- Θα κατασκευάσουμε μια διαδρομή δεδομένων MIPS με διαδοχικά βήματα
  - Θα κάνουμε πιο αναλυτικό το συνολικό σχέδιο




#### Προσκόμιση εντολής (Instruction Fetch)






#### Εντολές μορφής R

- Ανάγνωση δύο τελεστέων καταχωρητών
- Εκτέλεση αριθμητικής/λογικής λειτουργίας
- Εγγραφή αποτελέσματος σε καταχωρητή



#### Εντολές Load/Store

- Ανάγνωση τελεστέων καταχωρητών
- Υπολογισμός διεύθυνσης με χρήση της σχετικής απόστασης (offset) των 16 bit
  - Χρήση της ALU, αλλά με επέκταση προσήμου του offset
- Φόρτωση (Load): ανάγνωση μνήμης και ενημέρωση καταχωρητή
- Αποθήκευση (Store): εγγραφής τιμής καταχωρητή στη μνήμη



α. Μονάδα μνήμης δεδομένων β. Μονάδα επέκτασης προσήμου




#### Εντολές διακλάδωσης (branch)

- Ανάγνωση τελεστέων καταχωρητών
- Σύγκριση τελεστέων
  - Χρήση ALU, αφαίρεση και έλεγχος της εξόδου Zero
- Υπολογισμός διεύθυνσης προορισμού
  - Επέκταση προσήμου της μετατόπισης (displacement)
  - Αριστερή ολίσθηση κατά 2 θέσεις (μετατόπιση λέξης)
  - Πρόσθεση στο PC + 4
    - Έχει ήδη υπολογιστεί από την προσκόμιση εντολής



### Εντολές διακλάδωσης






#### Δημιουργία των στοιχείων

- Μια πρώτη διαδρομή δεδομένων (data path) εκτελεί μία εντολή σε έναν κύκλο ρολογιού
  - Κάθε στοιχείο της διαδρομής δεδομένων κάνει μόνο μία συνάρτηση κάθε φορά
  - Έτσι, χρειαζόμαστε ξεχωριστές μνήμες εντολών και δεδομένων
- Χρήση πολυπλεκτών όταν χρησιμοποιούνται διαφορετικές προελεύσεις δεδομένων σε διαφορετικές εντολές




#### Διαδρομή δεδομένων για Τύπο R/Load/Store






#### Πλήρης διαδρομή δεδομένων




## Δομή Register File





### Register-Register Timing: A complete cycle



#### Έλεγχος ALU

- Η ALU χρησιμοποιείται για
  - Load/Store: λειτουργία = add
  - Branch: λειτουργία = subtract
  - Τύπου R: λειτουργία εξαρτάται από το πεδίο funct

Έλεγχος ALU	Λειτουργία
0000	AND
0001	OR
0010	add
0110	subtract
0111	set-on-less-than
1100	NOR



#### Έλεγχος ALU

- Υποθέτουμε ότι ένα πεδίο 2 bit ALUOp εξάγεται από το opcode
  - Συνδυαστική λογική εξάγει τον έλεγχο της ALU


opcode	ALUOp	Λειτουργία	funct	ALU function	ALUcontrol
lw	00	load word	XXXXXX	add	0010
SW	00	store word	XXXXXX	add	0010
ori 🔪	11	OR immediate	XXXXXX	or	0001
beq	01	branch equal	XXXXXX	subtract	0110
R-type	10	add	100000	add	0010
		subtract	100010	subtract	0110
		AND	100100	AND	0000
		OR	100101	OR	0001
		set-on-less-than	101010	set-on-less-than	0111

Δεν υπάρχει στο παράδειγμα του βιβλίου




#### Η κύρια μονάδα ελέγχου

Σήματα ελέγχου που εξάγονται από εντολή







# Διαδρομή δεδομένων και έλεγχος




# Εντολή τύπου R



#### Εντολή Load




### Εντολή Branch-on-Equal






#### Υλοποίηση αλμάτων



- Η Jump χρησιμοποιεί διεύθυνση λέξης
- Ενημέρωση του PC με συνένωση των
  - Υψηλότερων 4 bit του παλιού PC
  - Διεύθυνσης άλματος των 26 bit
  - **00**
- Χρειάζεται ένα επιπλέον σήμα ελέγχου από την αποκωδικοποίηση του opcode



#### Διαδρομή δεδ. με προσθήκη αλμάτων





## Σύνοψη Σημάτων Ελέγχου

Σήματα που δεν εμφανίζονται είναι 0

```
<u>(«απενεργοποιημένα»)</u>
inst
         Register Transfer
                                                  PC <- PC + 4
ADD
         R[rd] \leftarrow R[rs] + R[rt];
         ALUsrc = RegB, ALUctr = "add", RegDst = rd, RegWr, nPC sel = "+4"
SUB
                                                  PC \leftarrow PC + 4
         R[rd] \leftarrow R[rs] - R[rt];
         ALUsrc = RegB, ALUctr = "sub", RegDst = rd, RegWr, nPC sel = "+4"
ORi
                                                 PC <- PC + 4
         R[rt] \leftarrow R[rs] + zero_ext(Imm16);
        ALUsrc = Im, Extop = "Z", ALUctr = "or", RegDst = rt, RegWr, nPC sel="+4"
         R[rt] \leftarrow MEM[R[rs] + sign ext(Imm16)]; PC \leftarrow PC + 4
LOAD
         ALUsrc = Im, Extop = "Sn", ALUctr = "add", MemtoReg, RegDst = rt
         RegWr, nPC sel = "+4"
STORE MEM[R[rs] + sign_ext(Imm16)] <- R[rs]; PC <- PC + 4
         ALUsrc = Im, Extop = "Sn", ALUctr = "add", MemWr, nPC_sel = "+4"
         if (R[rs] == R[rt]) {PC <-PC+4+sign ext(Imm16)] || 00} else PC <- PC + 4
BEQ
         ALUsrc = RegB, nPC sel = "Br", ALUctr = "sub"
```

# Σύνοψη Σημάτων Ελέγχου

See		func	10 0000	10 0010	We Don't Care :-)				
Appendix	x A	→ ор	00 0000	00 0000	00 1101	10 0011	10 1011	00 010	0 00 0010
			add	sub	ori	lw	SW	beq	jump
	RegDst		1	1	0	0	Х	Х	Х
	ALUSrc		0	0	1	1	1	0	Х
	MemtoReg		0	0	0	1	Х	Х	Х
	RegWrite		1	1	1	1	0	0	0
	MemWrite		0	0	0	0	1	0	0
	nPCsel		0	0	0	0	0	1	0
	Jump		0	0	0	0	0	0	1
	ExtOp		Х	Х	0	1	1	Х	Х
	ALUctr<	1:0>	R	R	Or	Mem	Mem	Br	XXX
;	31 26		21	16	11		6	0	
R-type	ор	rs		rt	rd	shamt	fuı	nct a	add, sub
I-type op rs			rt	immediate ori, l			ori, lw, sw, b		
J-type op				targe	t address	<b>,</b>		i	ump

```
<= if (OP == BEQ) then "Br" else "+4"
nPC_sel
            <= if (OP == "Rtype") then "regB" else "immed"
ALUsrc
            <= if (OP == "Rtype") then funct
ALUctr
                    elseif (OP == ORi) then "OR"
                    elseif (OP == BEQ) then "sub"
                    else "add"
ExtOp
MemWr
MemtoReg
RegWr:
```

RegDst:

2-level decoding: if branch, check additional signals to decide



```
<= if (OP == BEQ) then "Br" else "+4"
 nPC_sel
             <= if (OP == "Rtype") then "regB" else "immed"
 ALUsrc
             <= if (OP == "Rtype") then funct
 ALUctr
                    elseif (OP == ORi) then "OR"
                    elseif (OP == BEQ) then "sub"
                    else "add"
             <= if (OP == ORi) then "zero" else "sign"
  ExtOp
  MemWr
             <=
             <=
  MemtoReg
RegWr:
  RegDst:
             <=
```



```
<= if (OP == BEQ) then "Br" else "+4"
nPC_sel
            <= if (OP == "Rtype") then "regB" else "immed"</pre>
ALUsrc
            <= if (OP == "Rtype") then funct
ALUctr
                   elseif (OP == ORi) then "OR"
                   elseif (OP == BEQ) then "sub"
                   else "add"
            <= if (OP == ORi) then "zero" else "sign"
 ExtOp
        <= (OP == Store)
MemWr
MemtoReg
RegWr:
 RegDst:
            <=
```



```
<= if (OP == BEQ) then "Br" else "+4"
nPC_sel
            <= if (OP == "Rtype") then "regB" else "immed"</pre>
ALUsrc
            <= if (OP == "Rtype") then funct
ALUctr
                   elseif (OP == ORi) then "OR"
                   elseif (OP == BEQ) then "sub"
                   else "add"
            <= if (OP == ORi) then "zero" else "sign"
 ExtOp
        <= (OP == Store)
 MemWr
MemtoReg <= (OP == Load)
RegWr:
 RegDst:
            <=
```




```
<= if (OP == BEQ) then "Br" else "+4"
nPC_sel
             <= if (OP == "Rtype") then "regB" else "immed"</pre>
ALUsrc
             <= if (OP == "Rtype") then funct
ALUctr
                    elseif (OP == ORi) then "OR"
                    elseif (OP == BEQ) then "sub"
                    else "add"
             <= if (OP == ORi) then "zero" else "sign"
 ExtOp
         <= (OP == Store)
 MemWr
 MemtoReg <= (OP == Load)
            <= if ((OP == Store) || (OP == BEQ)) then 0 else 1
RegWr:
 RegDst:
             <=
```



```
<= if (OP == BEQ) then "Br" else "+4"
nPC_sel
             <= if (OP == "Rtype") then "regB" else "immed"
ALUsrc
             <= if (OP == "Rtype") then funct
ALUctr
                    elseif (OP == ORi) then "OR"
                    elseif (OP == BEQ) then "sub"
                    else "add"
             <= if (OP == ORi) then "zero" else "sign"
 ExtOp
        <= (OP == Store)
 MemWr
 MemtoReg <= (OP == Load)
RegWr:
            <= if ((OP == Store) || (OP == BEQ)) then 0 else 1
             <= if ((OP == Load) || (OP == ORi)) then 0 else 1
 RegDst:
```




#### Putting it All Together: A Single Cycle Processor




#### **An Abstract View of the Critical Path (Load)**

- Register file & ideal memory: το ρολόι επηρεάζει μόνο την εγγραφή!
- Η ανάγνωση γίνεται συνδυαστικά: Address valid => Output valid μετά από τον χρόνο πρόσβασης (access time)



### **Worst Case Timing (Load)**



### Ζητήματα απόδοσης

- CPI = 1 αλλά ένας μεγάλος κύκλος
- Η μεγαλύτερη καθυστέρηση καθορίζει την περίοδο ρολογιού
  - Κρίσιμη διαδρομή (critical path): εντολή load
  - Μνήμη εντολών → αρχείο καταχωρητών → ALU → μνήμη δεδομένων → αρχείο καταχωρητών
- Δεν είναι εφικτή διαφορετική περίοδος για διαφορετικές εντολές
- Παραβιάζει τη σχεδιαστική αρχή: «Κάνε τη συνηθισμένη περίπτωση γρήγορη»
- Θα βελτιώσουμε την απόδοση με τη διοχέτευση (pipelining)

