

## Single cycle datapath














FIGURE 4.3 Combinational logic, state elements, and the clock are closely related. In a synchronous digital system, the clock determines when elements with state will write values into internal storage. Any inputs to a state element must reach a stable value (that is, have reached a value from which they will not change until after the clock edge) before the active clock edge causes the state to be updated. All state elements in this chapter, including memory, are assumed to be edge-triggered. Copyright © 2009 Elsevier, Inc. All rights reserved.




Chapter 4 — The Processor — 4






### Register-Register Timing: One Complete Cycle



## CPU Clocking (1/2)


- For each instruction, how do we control the flow of information though the datapath?
- Single Cycle CPU: All stages of an instruction completed within one long clock cycle
  - Clock cycle sufficiently long to allow each instruction to complete all stages without interruption within one cycle





### CPU Clocking (2/2)

- Alternative multiple-cycle CPU: only one stage of instruction per clock cycle
  - Clock is made as long as the slowest stage



Several significant advantages over single cycle execution:
Unused stages in a particular instruction can be skipped
OR instructions can be pipelined (overlapped)





#### Single-cyle υλοποίηση:

Διάρκεια κύκλου ίση με τη μεγαλύτερη εντολή-worst case delay (εδώ η lw) = χαμηλή απόδοση!

Αντιβαίνει με αρχή: Κάνε την πιο απλή περίπτωση γρήγορη (ίσως και εις βάρος των πιο «σύνθετων» περιπτώσεων π.χ. (load 32bit constant to reg)).

Κάθε functional unit χρησιμοποιείται μια φορά σε κάθε κύκλο: ανάγκη για πολλαπλό hardware = κόστος υλοποίησης!

#### Λύση: Multicycle υλοποίηση

Μικρότεροι κύκλοι ρολογιού, από τις καθυστερήσεις των επιμέρους functional units

Τα σχήματα είναι από το βιβλίο COD2e/Patterson-Hennessy



#### Λίγο πριν το Pipeline...

#### Multicycle υλοποίηση

Διαιρούμε την εκτέλεση της κάθε εντολής σε βήματα ανάλογα με τον αριθμό των functional units που χρειάζεται

Κάθε βήμα και ένας ξεχωριστός παλμός ρολογιού

Όταν έχουμε multicycle υλοποίηση, μπορούμε το ίδιο functional unit να το χρησιμοποιήσουμε πολλές φορές στην ίδια εντολή, σε διαφορετικούς όμως κύκλους (οικονομία hardware)

Οι εντολές διαρκούν μεταβλητό αριθμό κύκλων, άρα μπορούμε να κάνουμε την συνηθισμένη περίπτωση πιο γρήγορη.






#### **MIPS Datapath-Multicycle Implementation**

- 1. Χρησιμοποιούμε την ίδια memory unit τόσο για instructions όσο και για data
- 2. Χρησιμοποιούμε την ίδια ALU (αντί για μια ALU και δύο αθροιστές PC+4 και PC+4+address\_offset)
- 3. Μετά από κάθε functional unit υπάρχουν καταχωρητές που κρατάνε το αποτέλεσμα μέχρις ότου το πάρει το επόμενο functional unit (στον επόμενο κύκλο)



#### **Multicycle Datapath:**



Επιπλέον καταχωρητές: IR, MDR, A, B και ALUOut





#### Υπόθεση:

«Σε κάθε κύκλο ρολογιού μπορεί να γίνει ένα από τα παρακάτω»

- ✓ Memory access
- √ Register file access (read or write)
- ✓ ALU op

Οτιδήποτε παράγεται από αυτές τις μονάδες,σώζεται σε temporary register

Temporary registers μεταξύ των λειτουργικών μονάδων:

- -IR
- -MDR
- -ALUOut
- -A, B (έξοδος register file)





#### ΔΕΔΟΜΕΝΑ που:

Θα χρησιμοποιηθούν από την ίδια εντολή σε επόμενους κύκλους:

Σώζονται σε temporary registers

Θα χρησιμοποιηθούν από επόμενες εντολές:

Σώζονται σε:


- •register file,
- *•memory,*



Programmer visible state elements








Επιλογή μεταξύ PC (για εντολή branch, PC+4) και A (για R-Type)

Επιλογή μεταξύ 4 (PC+4), B (R-Type), sign\_extend offset για I-Type (lw, sw) και branch offset

#### **Single-cycle datapath:**





#### Διαίρεση της εκτέλεσης κάθε εντολής σε πολλαπλούς κύκλους:

#### 1. Instruction Fetch

«Φέρε την εντολή από τη μνήμη και υπολόγισε τα διεύθυνση ανάκλησης για την επόμενη εντολή»

IR = Memory[PC];

$$PC = PC + 4$$
;

# 2. Instruction decode and register fetch (reg. File read) $\Delta i \dot{\alpha} \beta \alpha \sigma \epsilon$ τους καταχωρητές rs και rt και

«Διαβάσε τους κατάχωθητες is και it και αποθήκευσέ τους στους Α και Β αντίστοιχα»

$$A = Reg[IR[25-21]];$$

$$B = Reg[IR[20-16]];$$

ALUOut=PC + (sign-extend (IR[15-0] << 2);



## 2. Instruction decode and register fetch (reg. File read)

Οι Α και Β «γεμίζουν» σε κάθε κύκλο! Πάντα ο ΙR περιέχει την εντολή από την αρχή μέχρι το τέλος!

Στο βήμα αυτό υπολογίζεται και η διεύθυνση «πιθανού» άλματος και αποθηκεύεται στο καταχωρητή ALUOut (αν πρόκειται για εντολή branch)

Οι δύο παραπάνω λειτουργίες γίνονται ταυτόχρονα





## 3. Execution, memory address computation or branch completion

Εδώ για πρώτη φόρα, παίζει ρόλο τι είδους εντολή έχουμε

a) Memory Reference:

b) Arithmetic-Logical:

c) Branch:

If 
$$(A==B) PC = ALUOut;$$

d) Jump:

$$PC = PC[31-28] \parallel (IR[25-0] << 2);$$





#### 4. Memory Access or R-Type instruction

a) **Menneleti Re**ference:

MDR = Memory [ALUOut];

ή

Memory [ALUOut] = B;

«διάβασε από τη διεύθυνση που έχει σχηματιστεί στον ALUOut και αποθήκευσε στον MDR (load)»

«διάβασε το Β (που πάντα έχει τον destination reg rt) και αποθήκευσέ το στη μνήμη με δνση ALUOut

β) Arithmetic-Logical:

Reg[IR[15-11]] = ALUOut;

Είναι πάντα το ίδιο, σε όλους τους κύκλους!





#### 5. Memory read completion (write back step)

Reg[IR[20-16]] = MDR;

«Γράψε πίσω τα data που είχαν την προηγούμενη φάση αποθηκευτεί στον MDR, στο register file»



