

## NVIC（嵌套向量中断控制 相关寄存器）

NVIC\_I SER[0/1] / ICER[0/1] / ISPR[0/1] / ICPR[0/1] / IABR[0/1] / IPR[0-14] --6

NVIC: Nested Vectored Interrupt Control 嵌套向量中断控制寄存器

ISER 0/1: Interrupt      Set   Enable Register 0/1      中断 使能 寄存器 0/1

ICER 0/1: Interrupt      Clear    Enable Register 0/1      中断 清除 寄存器 0/1

ISPR 0/1: Interrupt      Set   Pending Register 0/1      中断 挂起 寄存器 0/1

ICPR 0/1: Interrupt      Clear    Pending Enable Register 0/1      中断    挂起清除    寄存器 0/1

IABR 0/1: Interrupt	Active	Bit Register 0/1	中断	激活标志位	寄存器
---------------------	--------	------------------	----	-------	-----

IPR 0-14: Interrupt Priority Register 0-14 中断 优先级 寄存器

### NVIC 的寄存器特性：只能写 1，写 0 无效

1

### NVIC\_ISER 0/1 ( 中断使能寄存器 0/1 )

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17
ISER[31:16]														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
ISER[15:0]														

ISER0/1[31:0] : 中断使能位。每位代表某一个中断信号使能标志。而 ISER0/1可以提供 64个可屏蔽中断信号。  
 STM32 具有60个可屏蔽中断信号：ISER0 对应 中断向量表 的0~31号中断。ISER1对应 中断向量表 的32~59号中断。  
 【参看STM32F10x\_NVIC文档。下同】。这些位写 0无效（所以要 ISCR配合）。

2	NVIC_ICER 0/1 ( 中断清除寄存器 0/1 )														
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17
	ICER[31:16]														
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
ICER[15:0]															

ICER0/1[31 :0] : 中断清除位。与ISER配对使用(二者各个位一一对应)。定义: 写1有效, 写0无效。  
作用: 由于ISER各位不能写0, 所以要设置ICER对应位来对ISER进行管理。

## 3

## NVIC\_ISPR 0/1 ( 中断挂起寄存器 0/1 )

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17
ISPR[31:16]														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
ISPR[15:0]														

ISPR0/1[31:0] : 中断挂起位。对应ISER各位，当CPU响应其他中断时，对应中断被挂起。 定义： 写1有效，写0无效。

## 4

## NVIC\_ICPR 0/1 ( 中断挂起清除寄存器 0/1 )

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17
ICPR[31:16]														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
ICPR[15:0]														

ICPR0/1[31 :0] : 中断挂起清除位。对应 ISPR各位, 当写 1 的时候, 被挂起的中断恢复回断点继续执行下面程序。定义: 写 1 有效, 写 0 无效。

## 5

## NVIC\_IABR 0/1 ( 中断激活标志寄存器 0/1 )

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17
IABR[31:16]														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
IABR[15:0]														

IABR0/1[31:0 ]： 中断激活标志位 。只读。如果为1，表示中断正在执行 。  
读 该寄存器可以知道当前正在执行的是哪一个中断，当中断执行完毕后，对应位自动硬件清 0，

6

NVIC\_IPR 0-14 ( 中断优先级控制寄存器组 )

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17
				保留								保留		
IPRx+3[7:0]								IPRx+2[7:0]						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
				保留								保留		
IPRx+1[7:0]								IPRx+0[7:0]						

IPR x+y[7:0] ，x=0-14 ，y=0-3 ： 中断优先级设置 字。编号 0-14 个寄存器可为 15\*4=60个中断设置优先级。  
每个可屏蔽中断占用 8bits 。每个字只用高 4位进行设置优先级级别，而且 4bits 又可按规则来分出 抢占优先级（在前） 和响应优先级（在后） 的所占的位数。  
其各自位数由 SCB->AIRC来决定：STM3把60个中断分为 5组，为组 0~4。分组的设置由 AIRC的bit10~8 来决定，定义如下：

【组】	【AIRC[10:8] 】	【IPRx+y[7:4] 的分配情况】	【分配结果】	【备注】
0	111	0:4	0	位抢占优先级， 4位响应优先级
1	110	1:3	1	位抢占优先级， 3位响应优先级
2	101	2:2	2	位抢占优先级， 2位响应优先级（抢到某级别 <人为设置>，然后按响应级别顺序响应）
3	100	3:1		3位抢占优先级， 1位响应优先级（ 2^3=8级抢占级， 2^1=2级响应级别）
4	011	4:0	4	位抢占优先级， 0位响应优先级（级别值越小，响应级别越高）

说明：1. 抢占级别 不同：高的可以打断 低的；  
2. 抢占级别 相同，但响应级别 不同：响应级别高的 不可以打断 响应级别低的中断。  
3. 抢占优先级和响应级 都相同的中断：看 谁先发生，就先响应谁。



SCB( System Control Base register                      系统控制基本寄存器 )

SCB\_AIRCR/SHCSR/ICSR/VTOR/SCR/CCR/SHPR0-3/CFSR/HFSR/DFSR/BFAR/MMFAR--12

1	SCB_AIRQ Application Interrupt and Reset Control														
---	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

[illegible]






--

16
0

16
0

16
0



占的位数。

)







tion


[illegible]