

LAPORAN PRAKTIKUM
POSTTEST 2
ORGANISASI DAN ARSITEKTUR KOMPUTER



Disusun oleh:
Nurfaizi Ismail (2609106077)
Kelas (C1 '26)

PROGRAM STUDI INFORMATIKA
UNIVERSITAS MULAWARMAN
SAMARINDA
2026


SOAL 1

Jelaskan


perbedaan mendasar antara rangkaian kombinasional dan rangkaian sekuensial! Berikan masing-masing dua contoh komponen/rangkaian untuk kedua jenis tersebut.

Perbedaan mendasar antara rangkaian kombinasional dan rangkaian sekuensial adalah kombinasional tidak memiliki memori dan tidak membutuhkan sinyal clock, sedangkan sekuensial memiliki memori (flip-flop) dan butuh sinyal clock untuk sinkronisasi.

Contoh Kombinasional:




Gambar 1.1 Half Adder




Gambar 1.2 Full Adder

Contoh Sekuensial:



Gambar 1.3 D Flip-flop




Gambar 1.4 SR Latch

SOAL 2

Buatlah rangkaian S-R Flip Flop menggunakan Rangkaian Gerbang Logika (**Tidak boleh** menggunakan circuit bawaan dari Logisim Evolution), lalu jawablah pertanyaan-pertanyaan berikut:


- Jika rangkaian flip flop aktif tinggi (*Rising Edge*) menerima input $S = 1$, $R = 0$, pada satu tepi clock, tentukan apa yang terjadi pada Output Q!



Gambar 2.1

Jika $S = 1$ dan $R = 0$ maka yang terjadi pada $Q1 = 1$ dan $Q2 = 0$


- Jika rangkaian flip flop aktif tinggi (*Rising Edge*) menerima input $S = 0$, $R = 0$, pada satu tepi clock, tentukan apa yang terjadi pada Output Q!



Gambar 2.2

Jika $S = 0$ dan $R = 0$ maka yang terjadi pada $Q1 = 0$ dan $Q2 = 0$

- Jelaskan mengapa kombinasi $S=1, R=1$ dianggap sebagai kondisi terlarang.




Gambar 2.3

Karena keduanya harus mengeluarkan output yang berlawanan dan jika $S=1, R=1$ keluaran akan tidak dapat diprediksi

SOAL 3

Rangkai sebuah T Flip-Flop dengan menggunakan Circuit bawaan dari Logisim evolution, lalu jawablah pertanyaan berikut:

- Jelaskan fungsi utama T Flip-Flop pada mode tersebut sebagai pembagi frekuensi (Frequency Divider) dan bagaimana perbandingan frekuensi sinyal clock masukan terhadap frekuensi keluaran Q!



Gambar 3.1

Fungsi utama:

Saat $T = 1$, T Flip-Flop berada dalam mode toggle. Keluaran Q berubah status hanya 1 kali setiap ada 1 pemicu clock, sehingga dibutuhkan 2 siklus clock untuk membentuk 1 siklus gelombang Q penuh. Hal inilah yang membagi frekuensi sinyal masukan menjadi setengahnya selalu

Perbandingan:

Frekuensi: Frekuensi Q adalah setengah ($\frac{1}{2}$) dari frekuensi clock ($F_{out} = f_{clock}/2$). Rasio $f_{clock} : f_Q = 2 : 1$

Periode : Periode sinyal Q adalah dua kali lipat dari periode ($T_{out} = 2 \times T_{clock}$)

SOAL 4


Gunakan nilai NPP yang telah Anda hitung di awal.

- Ubah nilai NPP Anda dari bentuk desimal ke dalam bentuk biner 8-bit. (Jika biner kurang dari 8 bit, tambahkan angka 0 di depannya).
- Buatlah rangkaian Register Paralel 8-Bit di Logisim Evolution menggunakan komponen Register (Library Memory).
- Masukkan kode biner 8-bit dari NPP Anda ke dalam pin_in.
- Lakukan pengujian sinyal Clock (pemicuan). Tunjukkan dan jelaskan nilai heksadesimal yang tampil di bagian atas komponen Register setelah sinyal clock diberikan!
- Lampirkan **screenshot** simulasi rangkaian anda di Logisim Evolution

Jawaban

NPP = 077

Biner 8 bit 077 = **01001101**



Hasil 4D pada rangkaian tersebut berasal dari data biner 01001101.

Jika dijelaskan dengan bahasa sederhana, angka biner 01001101 kita bagi menjadi dua bagian, yaitu 0100 dan 1101. Bagian pertama 0100 jika diubah ke heksadesimal menjadi 4, sedangkan 1101 menjadi D.


Jadi, 01001101 dalam biner sama dengan 4D dalam heksadesimal.

SOAL 5

Buatlah sebuah rangkaian **Asynchronous Counter** 4-bit dengan menggunakan JK Flip Flop, lalu jawablah pertanyaan-pertanyaan berikut:


- Tunjukkan urutan hitungan biner yang dihasilkan mulai dari 0000 hingga kembali ke 0000

0000




Gambar 5.1

1111




Gambar 5.2

1110




Gambar 5.3

1101




Gambar 5.4

1100




Gambar 5.5

1011




Gambar 5.6

1010




Gambar 5.7

1001




Gambar 5.8

1000




Gambar 5.9

0111




Gambar 5.10

0110




Gambar 5.11

0101




Gambar 5.12

0100




Gambar 5.13

0011




Gambar 5.14

0010




Gambar 5.15

0001



Gambar 5.16

0000



Gambar 5.17

Buatlah

juga Synchronous Counter 4-bit dengan menggunakan JK Flip Flop, lalu jelaskan apa perbedaan dari kedua counter diatas? Jelaskan juga apa yang dimaksud dengan "ripple" pada counter jenis ini.

Aspek	Asynchronous Counter 4-bit	Synchronous Counter 4-bit
Clock	Tidak bersamaan	Bersamaan
Pemberian clock	Hanya FF pertama	Semua FF
Cara perubahan	Berantai (<i>ripple</i>)	Serentak
Kecepatan	Lebih lambat	Lebih cepat
Delay	Lebih besar	Lebih kecil
Rangkaian	Lebih sederhana	Lebih kompleks
Nama lain	Ripple Counter	Synchronous Counter

Istilah "ripple" pada *Asynchronous Counter* berasal dari cara perubahan sinyal yang terjadi pada rangkaian. Disebut *ripple* karena perubahan pada setiap flip-flop merambat secara bertahap dari satu flip-flop ke flip-flop berikutnya, seperti gelombang yang menyebar.

- Lampirkan screenshot simulasi rangkaian anda di Logisim Evolution

