

COD LAB0

实验题 1. 在 Verilog oj47 中，我们实现了一个 15 位的计数器。事实上在此基础上，通过一些简单的修改，我们就可以实现一个任意位数的计数器。现在，我们希望完成一个时 分秒时钟，该时钟在每次 clk 上升沿时秒位加 1（clk 信号不必以秒为周期），满 20 后清 零，分位加 1；分位满 10 后清 零，时位加 1；时位满 5 后三个位全部清零，如此循环。也就是说，我们设计的时钟一分钟只有 20 秒，一小时只有 10 分钟，一天只有五小时。 请尝试使用模块化的设计方法完成该时钟，并给出所有模块输入输出的仿真波形。

代码

```
1  `timescale 1ns / 1ps
2
3  module Clock (
4      input clk,
5      input rstn,
6      output [2:0] hour,//3位, 5进, 101
7      output [3:0] min,//4位, 10进, 1010
8      output [4:0] sec//5位, 20进, 10100
9  );
10
11  // 实例化子模块
12  Sec sec1 (.clk(clk), .sec_rst(rstn), .sec_out(sec));
13  Min min1 (.clk(clk), .min_rst(rstn), .min_out(min), .sec_in(sec));
14  Hour hour1 (.clk(clk), .hour_rst(rstn), .hour_out(hour), .min_in(min), .sec_in(sec));
15
16  endmodule
17
18  // 秒模块
19  module Sec (
20      input clk,
21      input sec_rst,
22      output reg [4:0] sec_out
23  );
24
25  always @(posedge clk or posedge sec_rst) begin
26      if (sec_rst) begin
27          sec_out <= 5'b0;
28      end
29      else if (sec_out == 5'b10011) begin
30          sec_out <= 5'b0;
31      end
32      else begin
33          sec_out <= sec_out + 1;
34      end
35  end
```


```

35         end
36
37
38     endmodule
39
40     // 分模块
41     module Min (
42         input clk,
43         input min_rst,
44         output reg [3:0] min_out,
45         input [4:0] sec_in
46     );
47
48     always @(posedge clk or posedge min_rst) begin
49         if (min_rst) begin
50             min_out <= 4'b0;
51         end
52         else if (sec_in == 5'b10011 && min_out == 4'b1001) begin
53             min_out <= 0;
54         end
55         else if (sec_in == 5'b10011) begin
56             min_out <= min_out + 1;
57         end
58     end
59
60
61 endmodule
62
63 // 时模块
64 module Hour (
65     input clk,
66     input hour_rst,
67     output reg [2:0] hour_out,
68     //output reg [3:0] min_out,
69     //output reg [4:0] sec_out,
70     input [3:0] min_in,
71     input [4:0] sec_in
72 );
73
74 always @(posedge clk or posedge hour_rst) begin
75     if (hour_rst) begin
76         hour_out <= 3'b0;
77     end
78     else if (min_in == 4'b1001 && sec_in == 5'b10011 && hour_out == 3'b100) begin
79         hour_out <= 3'b0;
80         //min_out <= 4'b0;
81         //sec_out <= 5'b0;
82     end
83     else if (min_in == 4'b1001 && sec_in == 5'b10011) begin
84         hour_out <= hour_out + 1;
85     end
86 end


```

```
87
88
89     endmodule
90
```


输入输出仿真波形



下面展示秒的进位：



VIVADO生成的电路图



反馈

vscode配置比较难受，系统环境变量配置完成并且手动添加Path后xvlog仍然只能显示代码高亮，没有报错功能

希望实验文档能够多多包含可能出现的问题的解决方法

本次实验不难，但是能很好帮助回忆数电学习的内容