### **COD LABO**

实验题 1. 在 Verilog oj47 中,我们实现了一个 15 位的计数器。事实上在此基础上,通过一些简单的修改,我们就可以实现一个任意位数的计数器。现在,我们希望完成一个时分秒时钟,该时钟在每次 clk 上升沿时秒位加 1 (clk 信号不必以秒为周期) ,满 20 后清 零,分位加 1;分位满 10 后清零,时位加 1;时位满 5 后三个位全部清零,如此循环。 也就是说,我们设计的时钟一分钟只有 20 秒,一小时只有 10 分钟,一天只有五小时。 请尝试使用模块化的设计方法完成该时钟,并给出所有模块输入输出的仿真波形。


### 代码

```
`timescale 1ns / 1ps
2
      module Clock (
4
          input clk,
          input rstn,
6
          output [2:0] hour,//3位,5进,101
          output [3:0] min, //4位, 10进, 1010
         output [4:0] sec//5位, 20进, 10100
8
9
      );
         // 实例化子模块
          Sec sec1 (.clk(clk), .sec_rst(rstn), .sec_out(sec));
         \label{eq:min_min_sec_in} \mbox{Min min1} \ (.\,clk\,(clk)\,, \ .min\_rst\,(rstn)\,, \ .min\_out\,(min)\,, \ .\,sec\_in\,(sec)\,)\,;
14
          Hour hour1 (.clk(clk), .hour_rst(rstn), .hour_out(hour), .min_in(min), .sec_in(sec));
      endmodule
17
      // 秒模块
18
19
      module Sec (
          input clk,
21
          input sec_rst,
         output reg [4:0] sec_out
      );
24
          always @(posedge clk or posedge sec_rst) begin
             if (sec_rst) begin
26
27
                sec out \leq 5'b0;
2.8
             else if (sec out = 5'b10011) begin
                   sec_out <= 5'b0;
                end
32
             else begin
                   sec_out <= sec_out + 1;</pre>
34
                end
```

```
end
36
38
      end module\\
40
      // 分模块
      module Min (
41
42
         input clk,
43
         input min_rst,
         output reg [3:0] min_out,
44
         input [4:0] sec_in
45
46
      );
47
48
         always @(posedge clk or posedge min_rst) begin
49
            if (min_rst) begin
               min_out <= 4'b0;
            end
            else if (sec_in == 5'b10011 && min_out == 4'b1001) begin
                  min_out \le 0;
54
               end
            else if (sec_in = 5'b10011) begin
56
                  min_out <= min_out + 1;</pre>
               end
58
            end
59
60
61
      end module\\
62
      // 时模块
63
64
      module Hour (
65
         input clk,
         input hour_rst,
66
         output reg [2:0] hour_out,
67
         //output reg [3:0] min_out,
68
         //output reg [4:0] sec_out,
69
         input [3:0] min_in,
         input [4:0] sec_in
      );
72
74
         always @(posedge clk or posedge hour_rst) begin
            if (hour_rst) begin
76
               hour_out <= 3'b0;
            end
            else if (min_in == 4'b1001 && sec_in == 5'b10011&& hour_out == 3'b100) begin
78
                  hour_out <= 3'b0;
                  //min_out <= 4'b0;
80
81
                  //sec_out <= 5'b0;
82
            else if (min_in == 4'b1001 \&\& sec_in == 5'b10011) begin
83
84
                  hour_out <= hour_out + 1;</pre>
85
               end
86
            end
```

```
87
88
89 endmodule
90
```


## 输入输出仿真波形



#### 下面展示秒的进位:



## VIVADO生成的电路图



# 反馈

vscode配置比较难受,系统环境变量配置完成并且手动添加Path后xvlog仍然只能显示代码高亮,没有报错功能

希望实验文档能够多多包含可能出现的问题的解决方法

本次实验不难,但是能很好帮助回忆数电学习的内容