COD LAB6 实验报告

姓名: 刘芷辰

学号: PB21111728

日期: 2023.6.14

1. 实验题目

流水线CPU指令集拓展

2. 实验目标

- 理解流水线CPU的结构和工作原理
- · 熟练掌握流水线CPU数据通路和控制器的设计和描述方法
- 理解流水线CPU的调试方法
- 了解riscv指令集各指令的执行方式

3. 实验内容

3.1 指令集拓展(主要修改部分)

R型

• 代码

```
12
                         else alu func = 1; //sub
13
                             end
14
                     3'b111: alu func = 5; //and
15
                     3'b110: alu func = 6; //or
                     3'b100: alu_func = 7; //xor
17
                     3'b010: alu func = 4; //slt
                     3'b011: alu func = 3; //sltu
18
19
                     3'b001: alu_func = 9; //sll
                     3'b101: begin
21
                         if(inst[30] == 0) alu_func = 8; //srl
22
                         else alu_func = 10; //sra
                             end
                     default: alu func = 15;
24
25
                     endcase
26
                mem we = 0;
27
                imm type = 3'b000;
                if(inst[19:15] != 5'h0) rf re0 = 1'b1;
29
                 else rf re0 = 1'b0;
                if(inst[24:20] != 5'h0) rf re1 = 1'b1;
30
31
                else rf_re1 = 1'b0;
32
            end
33
```

主要区别是根据inst[14:12]选择不同的alu func

I型

代码

```
7'b0010011: begin
2
                 jal = 0;
                 jalr = 0;
3
                br type = 0;
4
5
                rf we = 1;
6
                rf wd sel = 2'b00;
7
                alu src1 sel = 0;
8
                alu src2 sel = 1;
9
                 case(inst[14:12])
10
                     3'b000: alu func = 0; //addi
11
                     3'b111: alu func = 5; //andi
12
                     3'b110: alu func = 6; //ori
13
                     3'b100: alu func = 7; //xori
```

```
14
                     3'b010: alu func = 4; //slti
15
                     3'b011: alu func = 3; //sltiu
                     3'b001: alu func = 9; //slli
16
17
                     3'b101: begin
                              if(inst[30] == 0) alu func = 8; //srli
18
19
                              else alu func = 10; //srai
                              end
20
                     default: alu_func = 15;
21
                endcase
                mem we = 0;
2.4
                 if((inst[14:12] == 3'b101) & (inst[31:25] == 7'b0100000))
2.5
                     imm type = 3'b110;
                else
26
27
                     imm type = 3'b001;
                 if(inst[19:15] != 5'h0) rf re0 = 1'b1;
28
29
                 else rf re0 = 1'b0;
                 rf re1 = 1'b0;
31
            end
32
```

• 主要区别是根据inst[14:12]选择不同的alu_func,并且对于imm_type, srai需要特殊处理 为3'b110

B型

• 代码

```
1
    7'b1100011: begin
2
                 jal = 0;
                 jalr = 0;
3
                 case(inst[14:12])
4
5
                     3'b000: br type = 2; //beq
                     3'b100: br_type = 1; //blt
6
                     3'b001: br type = 3; //bne
7
8
                     3'b101: br type = 4; //bge
9
                     3'b110: br type = 5; //bltu
                     3'b111: br type = 6; //bgeu
                     default:br type = 0;
11
12
                 endcase
13
                 rf we = 0;
14
                 rf wd sel = 2'b11;
15
                 alu src1 sel = 1;
16
                 alu src2 sel = 1;
17
                 alu func = 0;
```

```
mem_we = 0;
imm_type = 3'b010;
if(inst[19:15] != 5'h0) rf_re0 = 1'b1;
else rf_re0 = 1'b0;
if(inst[24:20] != 5'h0) rf_re1 = 1'b1;
else rf_re1 = 1'b0;
end
```

```
1
   module Branch(
2
       input [31:0]op1,
3
       input [31:0]op2,
4
       input [2:0]br type,
       output reg br
5
6
   ) ;
7
8
       always@(*)
9
       begin
10
          case(br_type)
11
               3'b001: begin //blt
12
                  if($signed(op1) < $signed(op2))</pre>
13
                     br = 1;
14
                  else
                     br = 0;
15
16
               end
17
               3'b010: begin
                                  //beq
18
                   if(op1 == op2)
                     br = 1;
19
                   else
20
                  br = 0;
21
22
               end
23
               3'b011: begin //bne
24
                  if(op1 != op2)
25
                     br = 1;
26
                  else
                     br = 0;
27
28
               end
               3'b100: begin //bge
29
                   if($signed(op1) >= $signed(op2))
30
                     br = 1;
                   else
                     br = 0;
33
34
               end
35
               3'b101: begin //bltu
                  if(op1 < op2)
36
```

```
37
                          br = 1;
38
                      else
                          br = 0;
39
40
                 end
                 3'b110: begin
                      if(op1 >= op2)//bgeu
43
                          br = 1;
44
                      else
                         br = 0;
45
46
                 end
                 default: br = 0;
47
48
             endcase
49
        end
50
51
    endmodule
```

• 主要区别是根据inst[14:12]选择不同的br_type,然后在branch模块中根据br_type进行不同的比较来确定br,需要注意的是由于br_type种类变多,在lab5中的两位应该改为3位,并同时修改CPU模块中相应的位宽

3.2 实验结果

test

烧写

己在线下检查

4. 总结

更加了解了计算机体系结构,对riscv指令集的架构理解更加深入