COD LAB5 实验报告

姓名: 刘芷辰

学号: PB21111728

日期: 2023.6.4

1. 实验题目

流水线CPU

2. 实验目标


- 理解流水线CPU的结构和工作原理
- 熟练掌握流水线CPU数据通路和控制器的设计和描述方法
- 理解流水线CPU的调试方法

3. 实验内容

3.1 CPU设计与原理(主要描述和单周期区别较大的模块)

RF模块

框图



代码

```
`timescale 1ns / 1ps
2
3
   module RF(
4
       input clk,
5
       input [4:0] ra0, //读端口0地址
6
       input [4:0] ral, //读端口1地址
       output reg [31:0] rd0,
                                //读端口0数据
        output reg [31:0] rd1,
9
                                   //读端口1数据
10
                               //写使能
11
        input we,
                              //写端口地址
12
       input [4:0] wa,
                            //写端口数据
13
        input [31:0] wd,
14
15
        input [4:0] ra dbg,
16
       output reg [31:0] rd dbg
17
   ) ;
       reg [31:0] regfile[0:31];
18
19
20
       integer i;
21
        initial begin
22
           i = 0;
23
           while (i < 32) begin
               regfile[i] = 32'b0;
24
               i = i + 1;
25
26
            end
27
           regfile[2] = 32'h2ffc;
           regfile[3] = 32'h1800;
28
29
        end
31
        always @ (posedge clk) begin
32
           if (we) begin
33
               if (wa == 0) regfile[0] <= 0;
34
               else regfile[wa] <= wd;</pre>
35
           end
36
            else
37
               regfile[0] <= 0;
38
    end
39
40
        always@(*)
41
       begin
           if(ra0 == 5'h0)
42
43
              rd0 <= 32'h0;
44
           else if(we & (ra0 == wa))
45
               rd0 <= wd;
```

```
46
             else
47
                rd0 <= regfile[ra0];
48
        end
49
        always@(*)
50
51
        begin
             if(ra1 == 5'h0)
53
                rd1 <= 32'h0;
             else if (we \& (ra1 == wa))
54
55
                rd1 <= wd;
56
             else
                rd1 <= regfile[ra1];
57
58
        end
59
        always@(*)
60
        begin
             if(ra dbg == 5'h0)
                rd dbg <= 32'h0;
63
             else if(we & (ra dbg == wa))
64
                 rd_dbg <= wd;
65
             else
66
67
                 rd dbg <= regfile[ra dbg];</pre>
        end
68
69
70
71
    endmodule
72
```


• 为了实现写优先,即在读写使能同时高电平时,能够直接将写入的数据读出,因此采用上述代码中

```
else if(we & (ral == wa))
    rdl <= wd;
else
    rdl <= regfile[ral];</pre>
```

这样的结构来实现, 保证写优先

hazard模块

框图



• 代码

```
module Hazard(
2
        input [4:0]rf ra0 ex,
3
        input [4:0]rf ral ex,
4
        input rf re0 ex,
5
        input rf rel ex,
6
        input [4:0]rf wa mem,
7
        input rf we mem,
8
        input [1:0]rf wd sel mem,
9
        input [31:0] alu ans mem,
10
        input [31:0]pc add4 mem,
11
        input [31:0]imm mem,
12
        input [4:0]rf wa wb,
13
        input rf we wb,
14
        input [31:0]rf wd wb,
15
        input [1:0]pc sel ex,
16
        input jal id,
17
        output reg rf rd0 fe,
18
        output reg rf rd1 fe,
19
        output reg [31:0]rf rd0 fd,
20
        output reg [31:0]rf rd1 fd,
21
        output reg stall if,
22
        output reg stall id,
23
        output reg stall ex,
24
        output reg flush if,
25
        output reg flush id,
26
        output reg flush ex,
27
        output reg flush mem
```

```
28
   );
29
   //数据冒险-前递
30
31
32
           //在内存访问阶段(MEM)进行写操作,执行阶段(EX)进行读操作,
33
           //并且执行阶段需要读取的寄存器与内存阶段写入的寄存器相同,并非数据存储器
34
   读取结果
           //或者写回阶段(WB)进行写操作,执行阶段(EX)进行读操作,
35
36
           //并且执行阶段需要读取的寄存器与写回阶段写入的寄存器相同
37
38
   //0
39
40
       always@(*)
       begin
41
42
           if((rf_we_mem & rf_re0_ex & (rf_ra0_ex == rf_wa_mem)) &
    (rf wd sel mem != 2'b10))
           begin
43
               rf rd0 fe = 1'b1;
44
45
               case(rf_wd_sel_mem)
46
                   2'b00: begin
47
                       rf rd0 fd = alu ans mem;
48
                   end
49
                   2'b01: begin
50
                       rf rd0 fd = pc add4 mem;
51
                   end
52
                   2'b11: begin
53
                       rf rd0 fd = imm mem;
54
                   end
                   default: rf rd0 fd = 32'h0;
56
               endcase
57
           end
           else if(rf we wb & rf re0 ex & (rf ra0 ex == rf wa wb))
58
59
           begin
              rf rd0 fe = 1'b1;
60
61
               rf rd0 fd = rf wd wb;
62
           end
63
           else
              rf rd0 fe = 1'b0;
64
65
       end
66
   //1
67
68
       always@(*)
69
       begin
```

```
70
            if((rf we mem & rf rel ex & (rf ral ex == rf wa mem)) &
    (rf wd sel mem != 2'b10))
71
            begin
                rf rd1 fe = 1'b1;
72
73
                case(rf wd sel mem)
74
                    2'b00: begin
                        rf rd1 fd = alu ans mem;
75
76
                    end
77
                    2'b01: begin
78
                        rf_rd1_fd = pc_add4_mem;
79
                    end
80
                    2'b11: begin
81
                         rf rd1 fd = imm mem;
82
                    end
                    default: rf rd1 fd = 32'h0;
83
                endcase
            else if(rf we wb & rf rel ex & (rf ral ex == rf wa wb))
87
            begin
88
                rf_rd1_fe = 1'b1;
89
                rf rd1 fd = rf wd wb;
90
            end
91
            else
                rf rd1 fe = 1'b0;
92
93
        end
94
95
    //数据冒险-冒泡
97
    // 这种冒险的判断方式前三步与上一小节相同,但最后一个条件为 MEM 段的写回数据
    // 选择为数据存储器的结果
99
100
    //stall if, id, ex, flush mem
101
102
        always@(*)
103
        begin
104
105
            if(rf we mem & ((rf re0 ex & (rf ra0 ex == rf wa mem)) |
    (rf rel ex \& (rf ral ex == rf wa mem))) \& (rf wd sel mem == 2'bl0))
106
            begin
107
                stall if = 1'b1;
                stall id = 1'b1;
108
                stall ex = 1'b1;
109
110
                flush mem = 1'b1;
111
            end
112
            else begin
```

```
113
                 stall if = 1'b0;
114
                 stall id = 1'b0;
115
                 stall ex = 1'b0;
                 flush mem = 1'b0;
116
117
             end
118
        end
119
120
    //控制冒险
121
122
123
   //flush id
124
125
        always@(*)
126
        begin
127
             if(((pc sel ex == 2'b01) | (pc sel ex == 2'b11)) | (jal id ==
    1'b1))
128
                 flush id = 1'b1;
129
             else
130
                 flush id = 1'b0;
131
        end
132
133
   //flush ex
134
        always@(*)
135
        begin
136
             if((pc_sel_ex == 2'b01) | (pc_sel_ex == 2'b11))
137
                 flush ex = 1'b1;
138
             else
139
                 flush ex = 1'b0;
140
        end
141
142
143
    endmodule
144
```

• 数据冒险-前递

在内存访问阶段(MEM)进行写操作,执行阶段(EX)进行读操作,并且执行阶段需要读取的寄存器与内存阶段写入的寄存器相同,并非数据存储器读取结果,则将使能置为1,根据rf wd sel mem选择前递数据

在写回阶段(WB)进行写操作,执行阶段(EX)进行读操作,并且执行阶段需要读取的寄存器与写回阶段写入的寄存器相同,则将使能置为1,前递数据为rf wd wb

• 数据冒险-冒泡

判断方式前三步与上一小节相同,但最后一个条件为 MEM 段的写回数据,则将三个 stall信号置为1,并对EX/MEM段间寄存器清空

• 控制冒险

在pc_sel_ex为跳转时,对 IF/ID 段间寄存器与 ID/EX 段间寄存器进行清空(jal选做在下面描述)

选做1: jal

• 主要变动:

```
module NPC SEL(
        input [31:0]pc add4 if,
       input [31:0]pc jalr ex,
       input [31:0]alu ans ex,
       input [31:0]jal pc,
       input [1:0]pc_sel_ex,
7
       input jal id,
        output reg [31:0]pc next
8
9
    );
10
11
        always@(*)
        begin
            if(pc sel ex == 2'b01) //jalr
14
                pc next = pc jalr ex;
            else if(pc sel ex == 2'b11) //br
                pc next = alu ans ex;
            else if(jal id)
18
                pc next = jal pc;
```

实验原理

在cpu模块中通过assgin计算jal_pc,因为pc_cur_id和imm_id均在id段得到,因此不必在ex中的alu计算,从而实现了jal提前到id段

在NPC_SEL中,直接选择jal_pc,不需要通过alu在ex阶段的计算获得控制冒险时,jal信号为1时,只需清空IF/ID 段间寄存器

3.2 实验结果

估算流水线 CPU 的最小需要时钟周期与其相对单周期的指令平均所需时间的改进


从作业6里面找到一组数据作为依据

IF	ID	EX	MEM	WB
250ps	350 ps	150 ps	300 ps	200 ps

- 流水线CPU最小时钟周期: 350ps
- 单周期CPU周期: 1250ps
- 改进:约3.57倍

test

仿真



• 烧写 已在线下检查

4. 总结

本次实验难度较大

通过流水线CPU的设计,更加了解了计算机体系结构,对riscv指令集的架构理解更加深入 对理解较为复杂的verilog代码之间的联系很有帮助