

COD LAB1 实验报告

姓名：刘芷辰

学号：PB21111728

日期：2023.3.29

1. 实验题目

运算器及其运用

2. 实验目标

- 掌握算术逻辑单元 (ALU) 的功能
- 掌握数据通路和控制器的设计方法
- 掌握组合电路和时序电路，以及参数化和结构化的 Verilog 描述方法

3. 实验内容

3.1 PART 1 (ALU及测试)

逻辑设计(包括选做)

- ALU模块设计

```
1 module alu #(parameter WIDTH =6) // data width
2 (
3   input [WIDTH - 1:0] a, b, // 输入
4   input [3:0] f, // 操作码
5   output reg [WIDTH - 1:0] y, // 输出
6   output reg of // 加减法溢出置1
7 );
8
9   always @(*) begin
10     case (f)
11       4'b0000:begin
12         y = a + b;
```

```
13 of=(a[WIDTH-1]==b[WIDTH-1]) && (y[WIDTH-1]!=a[WIDTH-1]);
14 end
15
16 4'b0001:begin
17 y = a - b;
18 of=(a[WIDTH-1]!=b[WIDTH-1]) && (y[WIDTH-1]!=a[WIDTH-1]);
19 end
20
21 4'b0010:begin
22 of=0;
23 if (a==b) y = 1; else y=0;
24 end
25
26 4'b0011:begin
27 of=0;
28 if (a<b) y = 1; else y=0;
29 end
30
31 4'b0100:begin
32 of=0;
33 if ($signed(a)<$signed(b)) y = 1; else y=0;
34 end
35
36 4'b0101:begin
37 of=0;
38 y = a&b;
39 end
40
41 4'b0110:begin
42 of=0;
43 y = a|b;
44 end
45
46 4'b0111:begin
47 of=0;
48 y = a ^ b;
49 end
50
51 4'b1000:begin
52 of=0;
53 y = a>>b;
54 end
55
56 4'b1001:begin
57 of = 0;
```

```

58     y = a<<b;
59     end
60
61     default:begin
62         of=0;
63         y = {WIDTH{1'h0}};
64     end
65 endcase
66 end
67 endmodule
68

```

通过不同操作码f来确定不同的功能

- 译码器模块

```

1  module decoder(
2      input en,
3      input [1:0] sel,
4      output ea, eb, ef
5  );
6      assign ea = en & (sel == 2'b00);
7      assign eb = en & (sel == 2'b01);
8      assign ef = en & (sel == 2'b10);
9  endmodule

```

为了将输入的x根据sel的不同复用为a,b,f，通过decoder模块，将en信号在不同的sel下复用为ea, eb, ef的使能信号

- main模块（调用decoder和ALU）

```

1  module main
2  (
3      input clk,
4      input en,
5      input [1:0] sel,
6      input [5:0] x, //输入, 分时f, a, b
7      output reg [5:0] y, //输出
8      output reg of //溢出
9  );
10     // wire mapping
11     wire enf, ena, enb;
12     wire alu_of;

```

```

13  wire [5:0] alu_y;
14  reg [3:0] f;
15  reg [5:0] a, b;
16
17  decoder dec(
18    .en(en),
19    .sel(sel),
20    .ef(enf),
21    .ea(ena),
22    .eb(enb)
23  );
24
25  alu alu_test
26  (
27    .a(a),
28    .b(b),
29    .f(f),
30    .y(alu_y),
31    .of(alu_of)
32  );
33  // registers
34  always @(posedge clk) begin
35    if (enf) f <= x[3:0]; else f<=f;
36    if (ena) a <= x;else a<=a;
37    if (enb) b <= x;else b<=b;
38    y <= alu_y;
39    of <= alu_of;
40  end
41  endmodule
42

```

测试电路的逻辑设计和功能仿真

- 仿真文件：使用testbench插件生成并做一定修改得到

```

1  `timescale 1ns / 1ps
2
3  module main_tb;
4
5      reg clk;
6      reg en;
7      reg [1:0] sel;
8      reg [5:0] x;

```


```
9      wire [5:0] y;
10
11      main uut (
12          .clk(clk),
13          .en(en),
14          .sel(sel),
15          .x(x),
16          .y(y)
17      );
18
19      initial begin
20          // Initialize Inputs
21          clk = 0;
22          en = 1;
23          sel = 0;
24          x = 6'b000000;
25
26          #10;
27
28          x = 6'b000010;
29          sel=2'b00;
30          #10;
31          x = 6'b010000;
32          sel=2'b01;
33          #10;
34          x = 6'b010101;
35          sel=2'b10;
36          #10;
37          x = 6'b011111;
38          sel=2'b01;
39          #10;
40          x = 6'b000100;
41          sel=2'b11;
42          #10;
43          x = 6'b000111;
44          sel=2'b00;
45          #10;
46          x = 6'b011110;
47          sel=2'b10;
48          #10;
49          x = 6'b011100;
50          sel=2'b01;
51          #10;
52          x = 6'b000000;
53          sel=2'b00;
```

```

54     #10;
55     $finish;
56 end
57
58     always #5 clk = ~clk;
59
60 endmodule
61

```


- 仿真波形




可以看到，在得到数据后的绿色波形中，sel和x在变化的过程中，a、b、y、f的值符合预期

测试电路的RTL分析和综合后电路图

- RTL分析电路:



- 综合分析电路：



异同：

同：都展示了实现该功能的逻辑电路

异：RTL分析电路使用各个模块展示整体的逻辑结构

综合分析电路使用FPGA内部逻辑资源来展示，将各个模块内部的详细情况展示出来

测试电路下载测试

编写约束文件与引脚对应后，在FPGAOL上烧写bit文件


与老师所发视频对比结果完全一致

已在线下检查完毕，报告中不再展示


3.2 PART 2 (FLS)

逻辑设计


1. 数据通路



各个模块框图：



2. 状态机



3. 代码

- 取边缘信号模块

```
1  module g_edge(  
2      input clk,  
3      input rst,  
4      input button,  
5      output button_edge  
6  );  
7      reg button_r1, button_r2;  
8      always @(posedge clk) button_r1 <= ~rst & button;  
9      always @(posedge clk) button_r2 <= button_r1;  
10     assign button_edge = button_r1 & ~button_r2;  
11 endmodule
```

- 有限状态机模块（三段式）

```
1  module FSM(  
2      input clk,  
3      input rst,  
4      input en,  
5      output [1:0] state  
6  );  
7      reg [1:0] cs;  
8      reg [1:0] ns;  
9  
10     parameter s0 = 2'b00;  
11     parameter s1 = 2'b01;  
12     parameter s2 = 2'b10;  
13     // 描述 cs  
14     always @(posedge clk) begin  
15         if (rst) cs <= s0;  
16         else if (en) cs <= ns;  
17     end  
18  
19     // 描述ns  
20     always @(*) begin  
21         ns=cs;  
22         case (cs)  
23             s0: ns = s1;  
24             s1: ns = s2;  
25             s2: ns = s2;  
26             default: ns = s0;  
27         endcase  
28     end
```

```
29 //描述output
30 assign state = cs;
31 endmodule
```

- FLS (调用ALU、FSM、g_edge)

```
1 module fls(
2     input clk,
3     input rst,
4     input en,
5     input [6:0] d,
6     output reg [6:0] f
7 );
8
9     parameter s0 = 2'b00;
10    parameter s1 = 2'b01;
11    parameter s2 = 2'b10;
12
13    // get edge
14    wire enEdge;
15    g_edge g_enEdge(
16        .clk(clk),
17        .rst(rst),
18        .button(en),
19        .button_edge(enEdge)
20    );
21
22    // ALU
23    reg [6:0] a;
24    wire [6:0] alu_out;
25    alu #(.WIDTH(7)) add(
26        .a(a),
27        .b(f),
28        .f(4'b0000),
29        .y(alu_out)
30    );
31
32    // FSM
33    wire [1:0] state;
34    FSM FSM1(
35        .clk(clk),
36        .rst(rst),
37        .en(enEdge),
38        .state(state)
```

```

39     );
40
41
42     always @(posedge clk) begin
43         if (rst) a <= 7'b00;
44         else if (enEdge) begin
45             case (state)
46                 s0: a <= d;
47                 s2: a <= f;
48                 default: a <= a;
49             endcase
50         end
51     end
52
53     always @(posedge clk) begin
54         if (rst) f <= 7'b00;
55         else if (enEdge) begin
56             case (state)
57                 s0: f <= d;
58                 s1: f <= d;
59                 s2: f <= alu_out;
60                 default: f <= f;
61             endcase
62         end
63     end
64 endmodule

```

在FSM调用后对a和f进行更新

功能仿真

- 测试文件

```

1  module tb();
2      reg clk;
3      reg rst;
4      reg en;
5      reg [6:0] d;
6      wire [6:0] f;
7      fls test(
8          .clk(clk),
9          .rst(rst),
10         .en(en),
11         .d(d),

```

```
12     .f(f)
13 );
14 parameter timesep = 1;
15 always #(timesep) clk = ~clk;
16 initial begin
17     clk = 1'b0;
18     #200 $finish;
19 end
20 initial begin
21     rst = 1'b1;
22     #7 rst = 1'b0;
23 end
24 initial begin
25     en = 1'b0;
26     #2 en = 1'b1;
27     #25 en = 1'b0;
28     #10 en = 1'b1;
29     #10 en = 1'b0;
30     #10 en = 1'b1;
31     #10 en = 1'b0;
32     #10 en = 1'b1;
33     #10 en = 1'b0;
34     #10 en = 1'b1;
35     #10 en = 1'b0;
36     #10 en = 1'b1;
37 end
38 initial begin
39     d = 7'h01;
40     #32 d = 7'h02;
41 end
42 endmodule
```

- 仿真结果

