COD LAB3 实验报告

姓名: 刘芷辰

学号: PB21111728

日期: 2023.4.18

1. 实验题目

汇编程序设计

2. 实验目标

- 理解RISC-V常用32位整数指令功能
- 熟悉RISC-V汇编仿真软件RARS,掌握程序调试的基本方法
- 掌握RISC-V简单汇编程序设计以及存储器初始化文件(COE)的生成方法
- 理解CPU调试模块PDU的使用方法

3. 实验内容

3.1 PART 1 (设计汇编程序)

必做部分(只是用10种指令及其伪指令)

代码

```
1 .data
2 save: .word 0x0001,0x0001
3
4 .text
5 # 将n加载到寄存器t0中
6 addi t0,zero,40
7
8 la a0, save
9 # 将第一项和第二项加载到寄存器t1和t2中
10 lw t1, 0(a0)
11 lw t2, 4(a0)
```

```
12 # 将第一项保存到内存中
   sw t1, 0(a0)
13
   # 将第二项保存到内存中
14
   sw t2, 4(a0)
15
   # 初始化计数器i为2
   li t3, 2
17
   loop:
    # 如果i = n, 跳出循环
19
    beq t3, t0, end
20
21
    # 计算下一项的值
    add t4, t1, t2
22
    # 保存下一项的值到内存中
23
24
    add t5, t3, t3
    add t5, t5, t3
25
    add t5, t5, t3
                           #4*i
26
    add t5, t5, a0
    sw t4, 0(t5)
    # 更新t1和t2
29
    add t1, zero, t2
30
31
    add t2, zero, t4
    # 更新计数器i
32
33
    addi t3, t3, 1
34
    # 继续循环
35
    jal zero loop
36
   end:
```

n的加载通过addi指令改变,设置计数器t3,每更新一次加1,在小于n时,将储存在t1的数和存储在t2的数相加得到下一项,然后更新t1和t2中的内容

• 实验结果

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
0x00000000	1	1	2	3	5	8	13	
0x00000020	Base memory address for th	his row of the table. 55	89	144	233	377	610	
0x00000040	1597	2584	4181	6765	10946	17711	28657	46
0x00000060	75025	121393	196418	317811	514229	832040	1346269	2178
0x00000080	3524578	5702887	9227465	14930352	24157817	39088169	63245986	102334
0x000000a0	0	0	0	0	0	0	0	
0x000000e0	0	0	0	0	0	0	0	
0x000000e0	0	0	0	0	0	0	0	
0x00000100	0	0	0	0	0	0	0	
0x00000120	0	0	0	0	0	0	0	
0x00000140	0	0	0	0	0	0	0	
0x00000160	0	0	0	0	0	0	0	
0x00000180	0	0	0	0	0	0	0	
0x000001a0	0	0	0	0	0	0	0	

选做部分(实现n的输入)


代码

```
1 .data
2
    save: .word 0x0001,0x0001
   kbsr: .word 0x7f00
3
   kbdr: .word 0x7f04
4
   .text
   addi t2, zero, 1
                        #空格作为终止符
   addi t3, zero, 32
7
                                 #计数,判断是否两位数
8
   addi x11, zero, 2
9
   cal:
   beq x11, zero, doubdigit
                                #一位数
10
11
   addi t5, t4, -48
12
   jal zero start
                                 #两位数
13
   doubdigit:
   addi t6,t4,-48
14
   slli x12, t5, 3
15
16
   add x12, x12, t5
17
   add t5, x12, t5
18
   add t5, t5, t6
19
   start:
20
   lw t1, kbsr
   lw t1, 0(t1)
21
22
   bne t1,t2,start
                                 #判断kbsr
23
   lw t4, kbdr
   lw t4, 0(t4)
24
25
   addi x11,x11,-1
                                 #判断是否为终止符
   bne t4, t3, cal
27
   # 将n加载到寄存器t0中
29
30
   add t0, t5, zero
31
   la a0, save
32
   # 将第一项和第二项加载到寄存器t1和t2中
33
34
   lw t1, 0(a0)
   lw t2, 4(a0)
35
   # 将第一项保存到内存中
37
   sw t1, 0(a0)
   # 将第二项保存到内存中
39
   sw t2, 4(a0)
   # 初始化计数器i为2
   li t3, 2
41
42
   loop:
    # 如果i >= n, 跳出循环
43
44
    bge t3, t0, end
    # 计算下一项的值
45
```

```
add t4, t1, t2
46
     # 保存下一项的值到内存中
47
     slli t5, t3, 2
                                  #4*i
48
     add t5, t5, a0
49
     sw t4, 0(t5)
     # 更新t1和t2
51
    add t1, zero, t2
     add t2, zero, t4
53
    # 更新计数器i
54
55
    addi t3, t3, 1
    # 继续循环
56
57
    jal zero loop
58
   end:
59
```

实现轮询输入N:每次读取KBSR地址的数据,若不是1,则继续轮询等待输入,直到输入数据后,KBSR被置1,将KBDR中的数据判断是否为终止符,不是则第一位存入t5,第二位存入t6,并判断此时是否已经读入了两位,一位则继续轮询直到终止符,两位则将第一位存入t5的ascll码换算为十进制乘上10再加上第二位,实现了两位数n的输入,然后将得到的n存入t0中,后续和必做一样

• 实验结果



3.2 PART 2 (设计32位移位寄存器)

```
32位移位寄存器代码
```

```
module Shift_reg(
input rst,
input clk,  // Work at 100MHz clock
```

```
input [31:0] din, // Data input
6
        input [3:0] hex, // Hexadecimal code for the switches
7
        input add,
                             // Add signal
                             // Delete signal
8
        input del,
        input set,
                             // Set signal
9
10
       output reg [31:0] dout // Data output
11
12
    );
13
14
       reg [31:0] shift_reg;
15
16
17
        always @(posedge clk or posedge rst) begin
            if (rst) begin
18
19
                shift reg <= 32'b0;
20
                dout <= 32'b0;
21
            end
            // Set
22
23
            else if (set) begin
24
                    shift_reg <= din;
25
                end
            // Add
26
27
            else if (add) begin
                    shift reg <= {shift reg[27:0], hex};</pre>
28
29
                end
            // Delete
30
            else if (del) begin
31
32
                    shift reg \leq \{4'b0, shift reg[31:4]\};
33
                end
34
                dout <= shift reg[31:0];</pre>
35
36
            end
37
38
39
    endmodule
40
```

通过拼接的方式实现移位

FPGA烧写检查

4. 总结

本次实验难度适中

更加熟悉了RISC-V的指令操作,并且学习了如何通过轮询的方式从键盘输入数据 本次有实验文档之后对实验理解起来容易一些了,希望之后的实验都能有实验文档