


Exercices en préparation de l'examen final du cours INF3610 Systèmes embarqués

Chapitre 3 – Bloc interconnexion

- a) Il y a en général 6 acteurs dans un protocole de bus tel que AMB (AHB et AXI). Les deux premiers sont le maitre (initiateur) et l'esclave (la cible). Nommez et décrivez les 4 autres acteurs.
- b) La figure 1.1 décrit une transaction avec le protocole AHB. Décrivez cette transaction.



c) Donnez et expliquez les avantage(s)/désavantage(s) de AXI (sous sa forme standard) par rapport à AHB.

a) À partir du schéma de la figure 2.1, expliquez une transaction de base en lecture et une transaction de base en écriture avec le bus AHB. Divisez votre requête en 4 étapes de base.




Figure 2.1

b) Décrivez ce que représente la transaction AHB de la figure 2.2 en décrivant chacune des étapes (T1 à T5). Également, expliquez la différence entre SPLIT et ERROR au niveau du signal HRESP.





Figure 2.2

a) À quel standard de bus appartient cette transaction? Justifiez bien votre réponse.



b) Qu'est-ce qu'une transaction différée (en anglais split transaction)

Soit les acronymes suivants qui sont des standards commerciaux d'interconnexions : AHB, AXI, AXILite et AXIStream.

- a) Groupez ces acronymes en 2 classes : protocole de bus simple et protocole bus haute performance.
- b) Lequel (ou lesquels) de ces acronymes permet de pipeliner les transactions.
- c) Dans un mode rafale (burst), lequel (ou lesquels) de ces acronymes permet d'envoyer uniquement la première adresse?
- d) Toujours dans un mode rafale, lequel (ou lesquels) de ces acronymes peut recevoir les résultats de transactions dans un ordre différent de l'envoie des transactions (Out of order transaction).
- e) Lequel (ou lesquels) de ces acronymes permet la transaction différée (split transaction)?
- f) Lequel (ou lesquels) de ces acronymes peuve(nt) servir d'éléments de commutateur à barres croisées (en anglais crossbar).

a) À partir du schéma de la figure 5.1, expliquez une transaction de base en lecture et une transaction de base en écriture avec le bus AHB.




Figure 5.1

b) Présentez les interconnexions AXILite, AXI et AXIStream. Expliquez d'abord pourquoi on les nomme interconnexion plutôt que bus et donnez les différences entre chacune des interconnexions (en termes de performance, surface, consommation, etc.).