
INF3500 : CONCEPTION ET RÉALISATION DE SYSTÈMES NUMÉRIQUES

Contrôle périodique #1 - 6 octobre 2023

Durée : 90 minutes. Pondération: 20%.



Directives

- Une feuille de note recto verso 8.5"×11" ou A4 permise.
- · Calculatrice programmable permise.
- · Ordinateurs interdits.
- · Appareils mobiles interdits.
- Répondre à toutes les questions, la valeur de chaque question est indiquée.
- Répondre sur le questionnaire et le remettre. Au besoin, utilisez le verso des feuilles.
- Ne posez pas de questions. En cas de doute sur le sens d'une question, énoncez clairement vos suppositions.

Réservé au correcteur

Total	12.8	/20
Q6	7.0	/2
Q5	1.8	/4
Q4	2.5	/4
Q3	2.2	/4
Q2	1.9	/2
Q1	3.7	/4

Q1 (4 points)

Vous travaillez pour une organisation qui conçoit une unité de commande électronique principale d'une voiture technologiquement avancée et équipée de capteurs modernes.

Deux options d'implémentation sont considérées :

- Une solution basée sur un FPGA (voir ci-dessous le tableau des dispositifs disponibles). On estime que la solution FPGA utilisera les ressources suivantes: 4000 CLB, 400k octets de mémoire, et 125 entrées/sorties (E/S).
- 2. Une solution sur une puce logique fixe, au cout unitaire de \$20.

Les efforts et frais de développement sont estimés comme suit :

	Nombre ingénieurs	Temps de conception	Cout des licences*	Frais de fronderie
FPGA	4	9 mois	\$12000	inderval?
Logique fixe	6	14 mois	\$46000	\$1500K

^{*} Cout total des licences pour la durée des projets

Le cout total d'ingénieur est fixé à \$150000 par année.

Le cout pour fabriquer et tester les cartes est de \$35 pour une carte utilisant la solution FPGA, et de \$25 pour la solution utilisant la logique fixe.

Les dispositifs FPGA disponibles sont ceux-ci :

	Nombre de CLB	Mémoire (Kbits)	E/S (I/O)	Cout unitaire
FPGA-1	2000	720	150	\$55
FPGA-2	5000	1440	250	\$75
FPGA-3	10000	4320	300	\$110
FPGA-4	30000	11520	500	\$150

Q1.1 Calculez les couts fixes et variables pour chacune des solutions. Pour la solution FPGA, indiquez votre choix de dispositif. Montrez vos calculs et donnez vos réponses aux endroits indiqués (page suivante).


espace pour vos calculs


1. FP 6A: cont fines: 12000 \$ + 4 ingenium X (James x 12000) Can't dentables: NX (35\$ + cont unitare): FP 6A1: 90 FP 6A-2: 1	= 462 kg
can't contables: Nx (359 + cont unitars): FPGAM: 90	ON \$ FPGA-3: 145N
FP64-2: 1	10N \$ FPGA-4: 185N
2. Lagign fice: cant fixes: 46000 4 + 150000 5 4 + 6 infiniment x = 2596 K\$	((14 may x 12 mais)
= 2596K\$	*
Caût beniddler: NX (29+204) = 45 N 4	2.5
	3200kg, 125E/5
& option la mains dere qui répand à mas critique est la FPGA-3.	
Raid de dispositif : 400k ou = 3200 k lits ; dont il nou fout 4000 CCE g'oftim la mains dere qui répant à mas critires est la FPGA-3.	7 21 1005

Dispositif FPGA retenu	FPGA-3	
	Frais de développement (Frais Fixes)	Cout par unité (Frais variables)
Solution FPGA	462K\$	1455
Solution Logique fixe	2596 K\$	45\$

Q1.2 Rapportez sur le graphique ci-dessous les droites *couts versus volume* pour chacune des deux solutions. Indiquez clairement la solution associée à chacune des droites. Indiquez le volume correspondant au point de croisement des deux droites.

espace pour vos calculs





Expliquer à quoi correspondent les zones de part et d'autre du point de croisement des deux droites.

La droite rouge reprisent le coût paux les FFGA-3 non rapport aux nombres d'unités que l'an produit lt le droite bleu représent de même pour la logique lie , letter intérsoction représente le nombre d'unité qu'il font déposses pour que le solution fixe soit plus rendré qu'el la FFGA poit: 462K + 1958 = 259CK+45N

100N = 2124K

N = 21.34 k wnite madwite 21390

Q2 (2 points)

Q2.1 Une fois votre code VHDL complété et vérifié (par simulation), quelles sont les étapes à suivre avant de pouvoir programmer votre FPGA. Donnez les étapes dans l'ordre.

1. Synthèse 2. Implémentation 3. Géneration du fichier de configuration 4. Bragrammation sur la care

Q2.2 Dans quelles conditions une boucle en VHDL (for loop) est-elle synthétisable dans un FPGA?

De fout mas bande à itération statique avec un nambre définit et fini d'itérations La fonde doit être utilisée nous décrir une baginque combination su une réquere d'épération marcallèles

Q2.3 Que contient la liste de sensibilité d'un process VHDL?


elle conient les signours on les condition qui déclaration l'ésécution du processe elle indique quels signours on événement déciseur line sauveilles som que le processe soit actuée la reprise mandre de produit

Q2.4 Expliquer la différence entre un élément à mémoire de type **Loquet** (D-Latch) et un élément à mémoire de type **Bascule** (D-FlipFlop) ?

in b-latch peut changer de resteur un temps réel transis qu'un D-flipflage Arregistre la resteur d'antirie à un moment micis généralement déterminé mon un clack (TLK)

Q3 (4 points)

Faites la conception d'un circuit CMOS qui implémente la fonction booléenne ci-contre. Les entrées A et B inversées ne sont pas disponibles, vous devez donc prévoir les transistors nécessaires au besoin. Utilisez le moins de transistors possible.



Matricule:

Q4 (4 points)

Considérez le code VHDL suivant :

```
library IEEE;
use IEEE.std logic 1164.all;
entity cplq4 is
  port (clk
                 : in std logic;
                 : in std logic;
         s, t
                : in std logic vector(2 downto 0);
         op
         A, B, C : out std logic);
end cp1q4;
architecture ex of cplq4 is
begin
   process (clk) is
   begin
      if (rising_edge(clk)) then
         if op(0) = '1' then
            A \le s and t;
         elsif op(1) = 'l' then
            A \le s xor t;
         else
            A <= s ;
         end if ;
         B \le (s \times (s \times (2); s))
      end if;
   end process;
   with op select C <=
      '1' when "001" | "010" | "100" | "111",
      '0' when others;
end ex;
```


Montrez comment implémenter ce code dans le modèle simplifié d'un FPGA en annotant le diagramme de la page suivante.

Indiquez clairement les entrées, les sorties, et le cheminement des signaux à l'intérieur et entre les tranches.

Il est possible d'effectuer des connexions de la sortie d'une tranche vers l'entrée d'une table de conversion (Look-Up Table – LUT) d'une autre tranche.


Montrez le contenu de chaque LUT que vous utilisez dans le tableau de la page suivante.

espace pour vos calculs




Q5 (4 points)

Considérez la machine à états de type Moore suivante :




Cette machine possède deux entrées (init et b) et une sortie (d).

Q5.1 Complétez le chronogramme suivant en indiquant l'évolution de la sortie **d** en fonction du temps. La machine à états est synchronisée sur les fronts montant de l'horloge **clk**.



Q5.2 Complétez le code VHDL suivant pour cette machine à états. Utilisez une architecture à <u>deux process</u> tel qu'illustré ci-dessous.



```
library ieee;
use ieee.std_logic_1164.all;
entity cp1q5 is
    port (clk : in std_logic ;
    init : in std_logic ;
    b : in std_logic ;
                 : out std logic) ;
end cplq5 ;
architecture etudiant of cp1q5 is
    type etat_type is (S0, S1, S2);
    signal etat : etat_type := S0 ;
     mean (cik just)
                                                                          sortied ?
    macess (CLK, b)
 end etudiant;
```

Q6 (2 points)

Q6.1 Pour chacun des cas suivants, indiquez l'élément séquentiel et les caractéristique(s) inféré(s) par le code VHDL. Cochez toutes les cases pertinentes.

```
process (clk) is
                                             ☐ Loquet SR
begin
                                             ☐ Loquet D
  if (rising edge(clk)) then

■ Bascule D – front montant

     if (reset = '1') then
        A <= '0';
                                             ☐ Bascule D – front descendant
      else

★ 

■ Reset synchrone

        A <= A xor B;
                                             ☐ Reset asynchrone
      end if ;
  end if;
                                             ☐ Contrôle de charge
end process;
```

```
process (clk, reset) is
                                                                                                                                                                                                                                                                                                                                    ☐ Loquet SR
begin
                                                                                                                                                                                                                                                                                                                                    ☐ Loquet D
                       if (reset = '1') then
                                                                                                                                                                                                                                                                                                                                     ☐ Bascule D – front montant
                                            B <= '0';
                       elsif (CLK'event and CLK = '0') then
                                                                                                                                                                                                                                                                                                                 Bascule D – front descendant
                                             if (ce = '1') then
                                                                                                                                                                                                                                                                                                               Reset synchrone
                                                               B \le A \text{ or not}(B);

➤ Market Asynchrone

→ Ma
                                           End if ;
                       end if;
                                                                                                                                                                                                                                                                                                               💢 💆 Contrôle de charge 🧢
 end process;
```

Q6.2 Expliquez pourquoi le process de l'encadré suivant n'est pas purement combinatoire.

Les signaux p, q et r sont définis comme suit :

```
type p_type is (p1, p2) ;
signal p : p_type ;
signal q, r : std_logic ;
```

```
process (p, q)
begin
    case p is
    when p1 =>
        if (q = '1') then
            r <= '0';
        end if;
    when p2 =>
        r <= '1';
    end case;
end process;</pre>
```